JAJSML0 December   2025 ADS125P08

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 スイッチング特性
    8. 5.8 タイミング図
    9. 5.9 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1  オフセット誤差の測定
    2. 6.2  オフセット ドリフトの測定
    3. 6.3  ゲイン誤差の測定
    4. 6.4  ゲイン ドリフトの測定
    5. 6.5  NMRR の測定
    6. 6.6  CMRR の測定
    7. 6.7  PSRR の測定
    8. 6.8  SNR の測定
    9. 6.9  INL 誤差の測定
    10. 6.10 THD の測定
    11. 6.11 SFDR の測定
    12. 6.12 ノイズ性能
    13. 6.13 TUE (総合未調整誤差) の測定
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  入力マルチプレクサ
      2. 7.3.2  ハイインピーダンスの入力バッファ
      3. 7.3.3  入力レンジ
      4. 7.3.4  ADC の基準電圧
      5. 7.3.5  電源
        1. 7.3.5.1 AVDD および AVSS
        2. 7.3.5.2 IOVDD
        3. 7.3.5.3 CAPA および CAPD
        4. 7.3.5.4 パワーオン リセット (POR)
      6. 7.3.6  クロック動作
        1. 7.3.6.1 内部発振器
        2. 7.3.6.2 外部クロック
      7. 7.3.7  変調器
      8. 7.3.8  デジタル フィルタ
        1. 7.3.8.1 デジタル フィルタのレイテンシ
        2. 7.3.8.2 sinc3 および sinc4 フィルタ
        3. 7.3.8.3 Sinc4 + Sinc1 カスケード フィルタ
        4. 7.3.8.4 50/60Hz ノッチ フィルタ
      9. 7.3.9  FIFO バッファ
        1. 7.3.9.1 FIFO バッファの読み取りおよび書き込み
        2. 7.3.9.2 FIFO オーバーフローおよびアンダーフロー
        3. 7.3.9.3 FIFO 深度インジケータ
        4. 7.3.9.4 FIFO イネーブルおよびフラッシュ
        5. 7.3.9.5 FIFO スレッショルド
      10. 7.3.10 チャネル自動シーケンサ
        1. 7.3.10.1 自動シーケンサ：基本動作
        2. 7.3.10.2 シーケンサ モード
          1. 7.3.10.2.1 シングルショット モード
          2. 7.3.10.2.2 シングル ステップ連続変換モード
          3. 7.3.10.2.3 シングル シーケンス モード
          4. 7.3.10.2.4 連続シーケンス モード
        3. 7.3.10.3 自動シーケンサの構成
        4. 7.3.10.4 シーケンサの開始と停止
        5. 7.3.10.5 自動シーケンサと DRDY 動作
      11. 7.3.11 オフセットおよびゲインの較正
      12. 7.3.12 汎用 IO (GPIO)
        1. 7.3.12.1 DRDY 出力
        2. 7.3.12.2 FAULT 出力
      13. 7.3.13 バーンアウト電流源
      14. 7.3.14 ADC 0 コード出力での断線検出
      15. 7.3.15 システム モニタ
        1. 7.3.15.1 内部短絡 (オフセット較正)
        2. 7.3.15.2 内部温度センサ
        3. 7.3.15.3 外部リファレンス電圧読み戻し
        4. 7.3.15.4 電源の読み戻し
      16. 7.3.16 フラグ、インジケータ、カウンタの監視
        1. 7.3.16.1  リセット (RESETn フラグ)
        2. 7.3.16.2  AVDD 低電圧モニタ (AVDD_UVn フラグ)
        3. 7.3.16.3  リファレンス低電圧モニタ (REV_UVn フラグ)
        4. 7.3.16.4  変調器オーバーレンジ モニタ (MOD_OVR_FAULTn フラグ)
        5. 7.3.16.5  レジスタ マップ CRC (REG_MAP_CRC_FAULTn フラグ)
        6. 7.3.16.6  メモリ マップ CRC (MEM_INTERNAL_FAULTn フラグ)
        7. 7.3.16.7  FIFO オーバーフロー (FIFO_OFn フラグ) および FIFO アンダーフロー (FIFO_UFn フラグ)
        8. 7.3.16.8  FIFO CRC 故障 (FIFO_CRC_FAULTn フラグ)
        9. 7.3.16.9  GPIO 読み戻し
        10. 7.3.16.10 SPI CRC フォルト (SPI_CRC_FAULTn フラグ)
        11. 7.3.16.11 レジスタ書き込み故障 (REG_WRITE_FAULTn フラグ)
        12. 7.3.16.12 DRDY インジケータ (DRDY ビット)
        13. 7.3.16.13 シーケンサ アクティブ インジケータ (SEQ_ACTIVE ビット)
        14. 7.3.16.14 シーケンス ステップ インジケータ (STEP_INDICATOR[4:0])
        15. 7.3.16.15 ADC 変換カウンタ (CONV_COUNT[3:0])
        16. 7.3.16.16 FIFO 深度インジケータ (FIFO_DEPTH[8:0])
        17. 7.3.16.17 完了したシーケンス カウンタ (SEQ_COUNT[3:0])
      17. 7.3.17 テスト DAC (TDAC)
      18. 7.3.18 並列ポスト フィルタ
        1. 7.3.18.1 並列ポスト フィルタの設定
        2. 7.3.18.2 並列ポスト フィルタの周波数応答
        3. 7.3.18.3 ポスト フィルタ使用時のセトリング タイムと DRDY の動作
        4. 7.3.18.4 推奨されるポスト フィルタ設定の例
      19. 7.3.19 チップ セレクト転送
        1. 7.3.19.1 CS 転送機能の構成
        2. 7.3.19.2 CS 転送タイムアウト
        3. 7.3.19.3 CS 転送ヘッダー、フレーム、状態図
        4. 7.3.19.4 CS-FWD モードの無効化
    4. 7.4 デバイスの機能モード
      1. 7.4.1 電力スケーラブルな速度モード
      2. 7.4.2 シーケンサの機能モード
      3. 7.4.3 アイドル モードとスタンバイ モード
      4. 7.4.4 パワーダウン モード
      5. 7.4.5 リセット
        1. 7.4.5.1 RESET ピン
        2. 7.4.5.2 SPI レジスタへの書き込みによるリセット
        3. 7.4.5.3 SPI の入力パターンによるリセット
      6. 7.4.6 同期
      7. 7.4.7 変換開始の遅延時間
    5. 7.5 プログラミング
      1. 7.5.1  シリアル インターフェイス (SPI)
      2. 7.5.2  シリアル インターフェイス信号
        1. 7.5.2.1 チップ セレクト (CS)
        2. 7.5.2.2 シリアル クロック (SCLK)
        3. 7.5.2.3 シリアル データ入力 (SDI)
        4. 7.5.2.4 シリアル データ出力 / データ準備完了 (SDO/DRDY)
        5. 7.5.2.5 データ準備完了 (DRDY) ピン
      3. 7.5.3  シリアル インターフェイス通信構造
        1. 7.5.3.1 SPI フレーム
        2. 7.5.3.2 STATUS ヘッダー
        3. 7.5.3.3 SPI の CRC
      4. 7.5.4  デバイスのコマンド
        1. 7.5.4.1 無動作
        2. 7.5.4.2 変換データの読み取り
        3. 7.5.4.3 レジスタ読み取りコマンド
        4. 7.5.4.4 レジスタ書き込みコマンド
        5. 7.5.4.5 FIFO バッファ読み取りコマンド
      5. 7.5.5  連続読み取りモード
        1. 7.5.5.1 連続読み取りモードでの変換データの読み取り
        2. 7.5.5.2 連続読み取りモードでのレジスタの読み取り
        3. 7.5.5.3 連続読み取りモードでの FIFO バッファの読み取り
      6. 7.5.6  POR またはリセット後の SPI 通信
      7. 7.5.7  DRDY ピンの動作
      8. 7.5.8  デイジー チェーン動作
      9. 7.5.9  3 線式 SPI モード
        1. 7.5.9.1 3 線式 SPI モードにおけるフレームの再整列
      10. 7.5.10 変換データ
      11. 7.5.11 データ準備完了
        1. 7.5.11.1 DRDY ピンと SDO/DRDY ピン
        2. 7.5.11.2 DRDY ビット
        3. 7.5.11.3 クロックのカウント
    6. 7.6 レジスタ マップ
      1. 7.6.1 ADS125P08 のステータスおよび一般設定ページ
      2. 7.6.2 ADS125P08 ステップ構成ページ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 シリアル インターフェイスの接続
      2. 8.1.2 複数のデバイスとのインターフェイス
      3. 8.1.3 未使用入出力
      4. 8.1.4 デバイスの初期化
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーションの性能プロット - クロストーク
    3. 8.3 電源に関する推奨事項
      1. 8.3.1 電源
      2. 8.3.2 電源シーケンス
      3. 8.3.3 電源のデカップリング
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.3.8.2 sinc3 および sinc4 フィルタ

sinc フィルタは、高速変調器のデータの平均化と間引きを行い、低いデータ レートで高分解能の出力データを生成します。OSR 値を大きくすると、データ レートが低下するとともに、信号の帯域幅が減少し、間引きとデータ平均化が増えることから変換ノイズが低減します。表 7-15 に、sinc3 および sinc4 フィルタの -3dB 周波数とレイテンシ時間を示します。レイテンシ時間 (μs 単位で表示) は公称クロック周波数に対して与えられ、値はクロック周波数に応じてスケーリングされます。

表 7-9 sinc3 および sinc4 のフィルタ特性
SPEED

モード

 fCLK
(MHz)		 OSR データ レート
(kSPS)		 -3dB 周波数 (kHz) レイテンシ時間 (μs)
SINC3 SINC4 SINC3 SINC4
3 25.6 12 1066.67 279.5 242.3 3.9 4.8
2 12.8 533.33 139.7 121.2 7.7 9.6
1 3.2 133.33 34.9 30.3 30.9 38.4
0 1.6 66.67 17.5 15.1 61.9 76.9
3 25.6 16 800 209.6 181.8 4.8 6.1
2 12.8 400 104.8 90.9 9.6 12.1
1 3.2 100 26.2 22.7 38.4 48.4
0 1.6 50 13.1 11.4 76.9 96.9
3 25.6 24 533.33 139.7 121.2 6.7 8.6
2 12.8 266.67 69.9 60.6 13.4 17.1
1 3.2 66.67 17.5 15.1 53.4 68.4
0 1.6 33.33 8.7 7.6 106.9 136.9
3 25.6 32 400 104.8 90.9 8.6 11.1
2 12.8 200 52.4 45.4 17.1 22.1
1 3.2 50 13.1 11.4 68.4 88.4
0 1.6 25 6.6 5.7 136.9 176.9
3 25.6 64 200 52.4 45.4 16.1 21.1
2 12.8 100 26.2 22.7 32.1 42.1
1 3.2 25 6.6 5.7 128.4 168.4
0 1.6 12.5 3.3 2.8 256.9 336.9
3 25.6 128 100 26.2 22.7 31.1 41.1
2 12.8 50 13.1 11.4 62.1 82.1
1 3.2 12.5 3.3 2.8 248.4 328.4
0 1.6 6.25 1.6 1.4 496.9 656.9
3 25.6 256 50 13.1 11.36 61.1 81.1
2 12.8 25 6.55 5.68 122.1 162.1
1 3.2 6.25 1.64 1.42 488.4 648.4
0 1.6 3.13 0.82 0.71 976.9 1296.9
3 25.6 512 25 6.55 5.68 121.1 161.1
2 12.8 12.5 3.28 2.84 242.1 322.1
1 3.2 3.13 0.82 0.71 968.4 1288.4
0 1.6 1.56 0.41 0.35 1936.9 2576.9
3 25.6 1024 12.5 3.28 2.84 241.1 321.1
2 12.8 6.25 1.64 1.42 482.1 642.1
1 3.2 1.56 0.41 0.35 1928.4 2568.4
0 1.6 0.78 0.204 0.177 3856.9 5136.9
3 25.6 2048 6.25 1.638 1.42 481.1 641.1
2 12.8 3.13 0.82 0.711 962.1 1282.1
1 3.2 0.78 0.204 0.177 3848.4 5128.4
0 1.6 0.39 0.102 0.089 7696.9 10256.9
3 25.6 4000 3.2 0.838 0.727 938.6 1251.1
2 12.8 1.6 0.419 0.364 1877.1 2502.1
1 3.2 0.4 0.105 0.091 7508.4 10008.4
0 1.6 0.2 0.052 0.045 15016.9 20016.9
3 25.6 8000 1.6 0.419 0.364 1876.1 2501.1
2 12.8 0.8 0.21 0.182 3752.1 5002.1
1 3.2 0.2 0.052 0.045 15008.4 20008.4
0 1.6 0.1 0.026 0.023 30016.9 40016.9
3 25.6 16000 0.8 0.21 0.182 3751.1 5001.1
2 12.8 0.4 0.105 0.091 7502.1 10002.1
1 3.2 0.1 0.026 0.023 30008.4 40008.4
0 1.6 0.05 0.013 0.011 60016.9 80016.9
3 25.6 26667 0.48 0.126 0.109 6251.1 8334.5
2 12.8 0.24 0.063 0.055 12502.3 16669
1 3.2 0.06 0.016 0.014 50009.1 66675.9
0 1.6 0.03 0.008 0.007 100018.1 133351.9
3 25.6 32000 0.4 0.105 0.091 7501.1 10001.1
2 12.8 0.2 0.052 0.045 15002.1 20002.1
1 3.2 0.05 0.013 0.011 60008.4 80008.4
0 1.6 0.03 0.008 0.007 120016.9 160016.9
3 25.6 96000 0.13 0.034 0.03 22501.1 30001.1
2 12.8 0.07 0.018 0.016 45002.1 60002.1
1 3.2 0.02 0.005 0.005 180008.4 240008.4
0 1.6 0.008 0.002 0.002 360016.9 480016.9
3 25.6 160000 0.08 0.021 0.018 37501.1 50001.1
2 12.8 0.04 0.01 0.009 75002.1 100002.1
1 3.2 0.01 0.003 0.002 300008.4 400008.4
0 1.6 0.005 0.001 0.001 600016.9 800016.9

sinc フィルタの周波数応答を、図 7-12 と 図 7-13 に示します。周波数応答は、fDATA とその倍数で発生する、一連のヌル応答で構成されます。ヌル周波数では、フィルタのゲインは 0 です。図 7-13 に、fMOD/2 から開始される周波数応答の折りたたみを示します。n × fMOD (n = 1、2、3 など) に近い入力周波数では、フィルタによる減衰は行われません。

ADS125P08 Sinc3 および Sinc4 の周波数応答 図 7-12 Sinc3 および Sinc4 の周波数応答
ADS125P08 fMOD に対する sinc4 の周波数応答 (OSR = 32)図 7-13 fMOD に対する sinc4 の周波数応答 (OSR = 32)

表 7-10 に、一般的な電源周波数に等しいデータ レートにおける選択されたいくつかのフィルタ設定の通常モード除去を示します。

表 7-10 通常モード除去
SPEED

モード

(1)		 OSR fDATA (SPS) デジタル フィルタ応答 (dB)
2% のクロック変動 6% のクロック変動
SINC3 フィルタ SINC4 フィルタ SINC3 フィルタ SINC4 フィルタ
1 96000 16.6 -100dB -135dB -72dB -95dB
1 32000 50
1 26667 60
1 8000 200
1 4000 400
(1) 各速度モードの公称クロック周波数を使用します。fCLK = 25.6MHz (速度モード 3)、12.8MHz (速度モード 2)、3.2MHz (速度モード1)、1.6MHz (速度モード 0)。

ADC 接続リードが産業用モーターや導体の近くにある場合は、50Hz と 60Hz の電力線の周波数の結合が発生する可能性があります。結合ノイズは信号電圧と干渉し、変換が不正確または不安定になる可能性があります。デジタル フィルタにより、電力線結合ノイズの除去性能が強化され、60SPS 以下のデータ レートで動作します。データ レートおよび変換レイテンシと目的のライン サイクル除去レベルとの間をトレードオフされるようにフィルタをプログラムします。表 7-14 に、電力線から ADC クロック周波数への ±1Hz 許容誤差、および 0% (例：外部クロック) と 1% (例：内部クロック) の追加クロック許容誤差に基づく 50Hz および 60Hz のライン サイクル除去を示します。高次 Sinc フィルタと、高精度 ADC クロックを使用することで、可能な限り最良の電力線除去を実現できます。

表 7-11 50Hz および 60Hz のライン サイクル除去
SPEED

モード

(1)		 OSR フィルタ タイプ fDATA (SPS) デジタル フィルタ応答 (dB)
50Hz ±1Hz 60Hz ±1Hz
クロック許容誤差：(2)
0% 1% 0% 1%
0 160000 Sinc4 5 -137.5 -126.1 -144.0 -131.0
0 160000 Sinc3 5 -103.1 -94.6 -108.0 -98.3
1 160000 Sinc4 10 -135.8 -122.1 -142.2 -126.5
1 160000 Sinc3 10 -101.8 -91.6 -106.7 -94.8
1 96000 Sinc4 16.6 -135.4 -121.2 -84.0 -83.3
1 96000 Sinc3 16.6 -101.6 -90.9 -63.0 -62.5
0 32000 Sinc4 25 -135.3 -121.0 -71.4 -71.3
0 32000 Sinc3 25 -101.5 -90.7 -53.5 -53.5
1 32000 Sinc4 50 -135.2 -120.8 -62.3 -61.1
1 32000 Sinc3 50 -101.4 -90.6 -46.7 -45.9
1 26667 Sinc4 60 -53.8 -52.1 -141.7 -125.0
1 26667 Sinc3 60 -40.4 -39.1 -106.3 -93.8
0 16000 Sinc4 50 -135.2 -120.8 -62.3 -61.1
0 16000 Sinc3 50 -101.4 -90.6 -46.7 -45.9
(1) 各速度モードの公称クロック周波数を使用します。fCLK = 25.6MHz (速度モード 3)、12.8MHz (速度モード 2)、3.2MHz (速度モード1)、1.6MHz (速度モード 0)。
(2) クロック許容誤差 0% は外部クロックに対応し、1% のクロック許容誤差は内部クロックに対応します。