JAJSML0 December   2025 ADS125P08

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 タイミング要件
    7. 5.7 スイッチング特性
    8. 5.8 タイミング図
    9. 5.9 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1  オフセット誤差の測定
    2. 6.2  オフセット ドリフトの測定
    3. 6.3  ゲイン誤差の測定
    4. 6.4  ゲイン ドリフトの測定
    5. 6.5  NMRR の測定
    6. 6.6  CMRR の測定
    7. 6.7  PSRR の測定
    8. 6.8  SNR の測定
    9. 6.9  INL 誤差の測定
    10. 6.10 THD の測定
    11. 6.11 SFDR の測定
    12. 6.12 ノイズ性能
    13. 6.13 TUE (総合未調整誤差) の測定
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  入力マルチプレクサ
      2. 7.3.2  ハイインピーダンスの入力バッファ
      3. 7.3.3  入力レンジ
      4. 7.3.4  ADC の基準電圧
      5. 7.3.5  電源
        1. 7.3.5.1 AVDD および AVSS
        2. 7.3.5.2 IOVDD
        3. 7.3.5.3 CAPA および CAPD
        4. 7.3.5.4 パワーオン リセット (POR)
      6. 7.3.6  クロック動作
        1. 7.3.6.1 内部発振器
        2. 7.3.6.2 外部クロック
      7. 7.3.7  変調器
      8. 7.3.8  デジタル フィルタ
        1. 7.3.8.1 デジタル フィルタのレイテンシ
        2. 7.3.8.2 sinc3 および sinc4 フィルタ
        3. 7.3.8.3 Sinc4 + Sinc1 カスケード フィルタ
        4. 7.3.8.4 50/60Hz ノッチ フィルタ
      9. 7.3.9  FIFO バッファ
        1. 7.3.9.1 FIFO バッファの読み取りおよび書き込み
        2. 7.3.9.2 FIFO オーバーフローおよびアンダーフロー
        3. 7.3.9.3 FIFO 深度インジケータ
        4. 7.3.9.4 FIFO イネーブルおよびフラッシュ
        5. 7.3.9.5 FIFO スレッショルド
      10. 7.3.10 チャネル自動シーケンサ
        1. 7.3.10.1 自動シーケンサ：基本動作
        2. 7.3.10.2 シーケンサ モード
          1. 7.3.10.2.1 シングルショット モード
          2. 7.3.10.2.2 シングル ステップ連続変換モード
          3. 7.3.10.2.3 シングル シーケンス モード
          4. 7.3.10.2.4 連続シーケンス モード
        3. 7.3.10.3 自動シーケンサの構成
        4. 7.3.10.4 シーケンサの開始と停止
        5. 7.3.10.5 自動シーケンサと DRDY 動作
      11. 7.3.11 オフセットおよびゲインの較正
      12. 7.3.12 汎用 IO (GPIO)
        1. 7.3.12.1 DRDY 出力
        2. 7.3.12.2 FAULT 出力
      13. 7.3.13 バーンアウト電流源
      14. 7.3.14 ADC 0 コード出力での断線検出
      15. 7.3.15 システム モニタ
        1. 7.3.15.1 内部短絡 (オフセット較正)
        2. 7.3.15.2 内部温度センサ
        3. 7.3.15.3 外部リファレンス電圧読み戻し
        4. 7.3.15.4 電源の読み戻し
      16. 7.3.16 フラグ、インジケータ、カウンタの監視
        1. 7.3.16.1  リセット (RESETn フラグ)
        2. 7.3.16.2  AVDD 低電圧モニタ (AVDD_UVn フラグ)
        3. 7.3.16.3  リファレンス低電圧モニタ (REV_UVn フラグ)
        4. 7.3.16.4  変調器オーバーレンジ モニタ (MOD_OVR_FAULTn フラグ)
        5. 7.3.16.5  レジスタ マップ CRC (REG_MAP_CRC_FAULTn フラグ)
        6. 7.3.16.6  メモリ マップ CRC (MEM_INTERNAL_FAULTn フラグ)
        7. 7.3.16.7  FIFO オーバーフロー (FIFO_OFn フラグ) および FIFO アンダーフロー (FIFO_UFn フラグ)
        8. 7.3.16.8  FIFO CRC 故障 (FIFO_CRC_FAULTn フラグ)
        9. 7.3.16.9  GPIO 読み戻し
        10. 7.3.16.10 SPI CRC フォルト (SPI_CRC_FAULTn フラグ)
        11. 7.3.16.11 レジスタ書き込み故障 (REG_WRITE_FAULTn フラグ)
        12. 7.3.16.12 DRDY インジケータ (DRDY ビット)
        13. 7.3.16.13 シーケンサ アクティブ インジケータ (SEQ_ACTIVE ビット)
        14. 7.3.16.14 シーケンス ステップ インジケータ (STEP_INDICATOR[4:0])
        15. 7.3.16.15 ADC 変換カウンタ (CONV_COUNT[3:0])
        16. 7.3.16.16 FIFO 深度インジケータ (FIFO_DEPTH[8:0])
        17. 7.3.16.17 完了したシーケンス カウンタ (SEQ_COUNT[3:0])
      17. 7.3.17 テスト DAC (TDAC)
      18. 7.3.18 並列ポスト フィルタ
        1. 7.3.18.1 並列ポスト フィルタの設定
        2. 7.3.18.2 並列ポスト フィルタの周波数応答
        3. 7.3.18.3 ポスト フィルタ使用時のセトリング タイムと DRDY の動作
        4. 7.3.18.4 推奨されるポスト フィルタ設定の例
      19. 7.3.19 チップ セレクト転送
        1. 7.3.19.1 CS 転送機能の構成
        2. 7.3.19.2 CS 転送タイムアウト
        3. 7.3.19.3 CS 転送ヘッダー、フレーム、状態図
        4. 7.3.19.4 CS-FWD モードの無効化
    4. 7.4 デバイスの機能モード
      1. 7.4.1 電力スケーラブルな速度モード
      2. 7.4.2 シーケンサの機能モード
      3. 7.4.3 アイドル モードとスタンバイ モード
      4. 7.4.4 パワーダウン モード
      5. 7.4.5 リセット
        1. 7.4.5.1 RESET ピン
        2. 7.4.5.2 SPI レジスタへの書き込みによるリセット
        3. 7.4.5.3 SPI の入力パターンによるリセット
      6. 7.4.6 同期
      7. 7.4.7 変換開始の遅延時間
    5. 7.5 プログラミング
      1. 7.5.1  シリアル インターフェイス (SPI)
      2. 7.5.2  シリアル インターフェイス信号
        1. 7.5.2.1 チップ セレクト (CS)
        2. 7.5.2.2 シリアル クロック (SCLK)
        3. 7.5.2.3 シリアル データ入力 (SDI)
        4. 7.5.2.4 シリアル データ出力 / データ準備完了 (SDO/DRDY)
        5. 7.5.2.5 データ準備完了 (DRDY) ピン
      3. 7.5.3  シリアル インターフェイス通信構造
        1. 7.5.3.1 SPI フレーム
        2. 7.5.3.2 STATUS ヘッダー
        3. 7.5.3.3 SPI の CRC
      4. 7.5.4  デバイスのコマンド
        1. 7.5.4.1 無動作
        2. 7.5.4.2 変換データの読み取り
        3. 7.5.4.3 レジスタ読み取りコマンド
        4. 7.5.4.4 レジスタ書き込みコマンド
        5. 7.5.4.5 FIFO バッファ読み取りコマンド
      5. 7.5.5  連続読み取りモード
        1. 7.5.5.1 連続読み取りモードでの変換データの読み取り
        2. 7.5.5.2 連続読み取りモードでのレジスタの読み取り
        3. 7.5.5.3 連続読み取りモードでの FIFO バッファの読み取り
      6. 7.5.6  POR またはリセット後の SPI 通信
      7. 7.5.7  DRDY ピンの動作
      8. 7.5.8  デイジー チェーン動作
      9. 7.5.9  3 線式 SPI モード
        1. 7.5.9.1 3 線式 SPI モードにおけるフレームの再整列
      10. 7.5.10 変換データ
      11. 7.5.11 データ準備完了
        1. 7.5.11.1 DRDY ピンと SDO/DRDY ピン
        2. 7.5.11.2 DRDY ビット
        3. 7.5.11.3 クロックのカウント
    6. 7.6 レジスタ マップ
      1. 7.6.1 ADS125P08 のステータスおよび一般設定ページ
      2. 7.6.2 ADS125P08 ステップ構成ページ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 シリアル インターフェイスの接続
      2. 8.1.2 複数のデバイスとのインターフェイス
      3. 8.1.3 未使用入出力
      4. 8.1.4 デバイスの初期化
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーションの性能プロット - クロストーク
    3. 8.3 電源に関する推奨事項
      1. 8.3.1 電源
      2. 8.3.2 電源シーケンス
      3. 8.3.3 電源のデカップリング
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.5.5.1 連続読み取りモードでの変換データの読み取り

連続読み取りモードでは、変換データの読み取りセクションに示す変換データの読み取り動作と同じコマンド フォーマットとクロック供給をサポートします。ただし、変換データの読み取り間に CS トグルがないため、変換データの読み取り動作間に待ち時間がないためです。

図 7-53に、2 つの連続した変換結果を「N」および「N+1」で読み取る例を示します。このとき、ステータス ヘッダと CRC バイトがディスエーブルになります。この例では、変換結果 N (最初の 24 SCLK パルス) の読み取り中に新しい変換結果 N+1 が完了し、25 番目と番目のクロック サイクルの前に DRDY 信号が Low に遷移していることを示しているように、この新しい変換結果が次の読み取りの時間に使用可能になります。そのため、2 回目の読み取り動作は、変換結果 N+1 を返します。CLKIN のクロックと SCLK のクロックの相対タイミングに応じて、次の読み取り動作に新しい変換結果を使用できる場合があります。

この例では、連続読み取りモードで 2 つの連続した変換結果 N と N+1 を読み取りますが、追加のクロック周期で CS を low に保持している場合は、任意の数の変換結果を読み取ることができます。

ADS125P08 連続読み取りモード、STATUS および CRC ディスエーブルでの変換データの読み取り — 新しい変換結果が利用可能
A. SDO_MODE ビットが 0b の場合、最初の SCLK 立ち上がりエッジまで、SDO/DRDY の状態は前回の状態のまま保持されます。それ以外の場合、SDO/DRDY は DRDY に従います。
B. この例では、2 回目の変換データを読み取る前に、新しい変換結果 N+1 が完了しています。
図 7-53 連続読み取りモード、STATUS および CRC ディスエーブルでの変換データの読み取り — 新しい変換結果が利用可能

STATUS バイトと CRC バイトがディスエーブルの状態で、連続読み取りモードで変換データを読み取り、新しい変換データが完了していない場合の例を、図 7-54に示します。この場合、2 回目の変換データ読み取り操作は、同じ変換結果「N」を返します。

ADS125P08 連続読み取りモード、STATUS および CRC ディスエーブルでの変換データの読み取り — 新しい変換結果は利用不可
A. SDO_MODE ビットが 0b の場合、最初の SCLK 立ち上がりエッジまで、SDO/DRDY の状態は前回の状態のまま保持されます。それ以外の場合、SDO/DRDY は DRDY に従います。
B. この例では、2 回目の変換データを読み取る前に、新しい変換結果は完了していません。
図 7-54 連続読み取りモード、STATUS および CRC ディスエーブルでの変換データの読み取り — 新しい変換結果は利用不可

図 7-55に、STATUS ヘッダと CRC バイトを含む、連続読み取りモードでのデータ読み取り動作の例を示します。この例では、変換データを出力すると同時にコマンドを入力する、オプションの全二重動作も示しています。

この例では、変換結果「N」の読み取り中に新しい変換結果「N + 1」が完了し、49番目の 番目のクロック サイクル前に DRDY 信号が Low に遷移していることが示されているように、この新しい変換結果が次の読み取りの時点で利用可能になりました。そのため、2 回目の読み取り動作は、変換結果 N+1 を返します。CLKIN のクロックと SCLK のクロックの相対タイミングに応じて、次の読み取り動作に新しい変換結果を使用できる場合があります。

この例では、連続読み取りモードで 2 つの連続した変換結果 N と N+1 を読み取りますが、追加のクロック周期で CS を low に保持している場合は、任意の数の変換結果を読み取ることができます。

ADS125P08 連続読み取りモードでの変換データの読み取り、ステータス、CRC がイネーブル - 新しい変換結果が利用可能
A. オプションの CRC バイト。CRC がディスエーブルなら、フレームは 1 バイト短くなります。
B. オプションの STATUS ヘッダ。STATUS ヘッダが無効の場合、フレームはそれに応じて短くなります。
C. 直前の動作内容に応じて、データ フィールドは変換データ、またはレジスタ データ バイト＋アドレス バイト +00h のパディングのいずれかになります。
D. SDO_MODE ビットが 0b の場合、最初の SCLK 立ち上がりエッジまで、SDO/DRDY の状態は前回の状態のまま保持されます。それ以外の場合、SDO/DRDY は DRDY に従います。
E. この例では、2 回目の変換データを読み取る前に、新しい変換結果 N+1 が完了しています。
図 7-55 連続読み取りモードでの変換データの読み取り、ステータス、CRC がイネーブル - 新しい変換結果が利用可能

図 7-56は、STATUS ヘッダおよび CRC バイトを有効にした連続読み取りモードで 2 つの変換結果を読み取る例を示しています。ただし、最初の読み取り中には新しい変換データは完了していません。この場合、2 回目の変換データ読み取り操作は、同じ変換結果「N」を返します。

ADS125P08 連続読み取りモードでの変換データの読み取り、ステータス、CRC がイネーブル - 新しい変換結果は利用できません
A. オプションの CRC バイト。CRC がディスエーブルなら、フレームは 1 バイト短くなります。
B. オプションの STATUS ヘッダ。STATUS ヘッダが無効の場合、フレームはそれに応じて短くなります。
C. 直前の動作内容に応じて、データ フィールドは変換データ、またはレジスタ データ バイト＋アドレス バイト +00h のパディングのいずれかになります。
D. SDO_MODE ビットが 0b の場合、最初の SCLK 立ち上がりエッジまで、SDO/DRDY の状態は前回の状態のまま保持されます。それ以外の場合、SDO/DRDY は DRDY に従います。
E. この例では、2 回目の変換データを読み取る前に、新しい変換結果は完了していません。
図 7-56 連続読み取りモードでの変換データの読み取り、ステータス、CRC がイネーブル - 新しい変換結果は利用できません