JAJSQL7C June 2015 – December 2024 LV14340
PRODUCTION DATA
LV14340 のスイッチング周波数は、RT / SYNC ピンと GND ピンからの抵抗 RT を使用してプログラム可能です。RT / SYNC ピンは、フローティングのままにしたり、グランドに短絡したりすることはできません。特定のスイッチング周波数に対するタイミング抵抗を決定するには、式 6 を使用するか、図 6-4 の曲線を使用します 。表 6-1 には、特定の fSW 値に対する RT の標準値を示します。

図 6-4 RT と周波数曲線との関係| fSW (kHz) | RT (kΩ) |
|---|---|
| 200 | 133 |
| 350 | 73.2 |
| 500 | 49.9 |
| 750 | 32.4 |
| 1000 | 23.2 |
| 1500 | 15.0 |
| 1912 | 11.5 |
| 2000 | 11.0 |
LV14340 のスイッチング動作は、250kHz~2MHz の外部クロックに同期させることもできます。図 6-5 に示すいずれかの回路ネットワークを通して RT / SYNC ピンに方形波を接続します。自己発振器は、外部クロックの立ち下がりエッジによって同期されます。外部クロックの推奨値には、1.7V 以上の High レベル、0.5V 以下の Low レベル、30ns 以上のパルス幅があります。低インピーダンスの信号ソースを使用する場合、周波数設定の抵抗 RT は AC カップリング・コンデンサ CCOUP と並列になるよう、終端抵抗 RTERM に接続されます (例:50Ω)。信号ソースがオフの場合、2 つの抵抗を直列に配置すると、デフォルトの周波数設定の抵抗になります。CCOUP には 100pF~470pF のセラミック・コンデンサを使用できます。図 6-6、図 6-7、および図 6-8 に、外部のシステム・クロックに同期したデバイスを示します。
図 6-5 外部クロックへの同期
図 6-6 CCM の同期
図 6-8 PSM の同期
図 6-7 DCM の同期式 7 で、最小制御可能オン時間と入力と出力の降圧比によって設定される最大スイッチング周波数制限を計算します。スイッチング周波数をこの値より上に設定すると、レギュレータは最大入力電圧で必要となる低いデューティ・サイクルを実現するために、スイッチング・パルスをスキップします。

ここで、