JAJSQL7C June   2015  – December 2024 LV14340

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成と機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 スイッチング特性
    7. 5.7 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  固定周波数のピーク電流モード制御
      2. 6.3.2  スロープ補償
      3. 6.3.3  パルス・スキップ・モード
      4. 6.3.4  低ドロップアウト動作とブートストラップ電圧 (BOOT)
      5. 6.3.5  可変出力電圧
      6. 6.3.6  イネーブルおよび可変低電圧誤動作防止
      7. 6.3.7  外部設定可能なソフト スタート
      8. 6.3.8  スイッチング周波数および同期 (RT / SYNC)
      9. 6.3.9  過電流および短絡保護
      10. 6.3.10 過電圧保護
      11. 6.3.11 サーマル・シャットダウン
    4. 6.4 デバイスの機能モード
      1. 6.4.1 シャットダウン・モード
      2. 6.4.2 アクティブ モード
      3. 6.4.3 CCM モード
      4. 6.4.4 軽負荷動作
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 出力電圧設定ポイント
        2. 7.2.2.2 スイッチング周波数
        3. 7.2.2.3 出力インダクタの選択
        4. 7.2.2.4 出力コンデンサの選択
        5. 7.2.2.5 ショットキー ダイオードの選択
        6. 7.2.2.6 入力コンデンサの選択
        7. 7.2.2.7 ブートストラップ・コンデンサの選択
        8. 7.2.2.8 ソフト・スタート・コンデンサの選択
      3. 7.2.3 アプリケーション曲線
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントの更新通知を受け取る方法
    2. 8.2 サポート・リソース
    3. 8.3 商標
    4. 8.4 静電気放電に関する注意事項
    5. 8.5 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

6.3.6 イネーブルおよび可変低電圧誤動作防止

LV14340 は、VIN ピンの電圧が 3.7V (標準値) を上回り、EN ピンの電圧がイネーブル スレッショルドの 1.2V (標準値) を超えているときにイネーブルになります。LV14340 は、VIN ピンの電圧が 3.42V (標準値) を下回るか、EN ピンの電圧が 1.2V を下回るとディセーブルになります。EN ピンには内部プルアップ電流源 (通常は IEN = 1μA) があり、これにより EN ピンがフローティングのとき、LV14340 の動作がイネーブルになります。

多くのアプリケーションでは、図 6-3 に示されるイネーブル分圧抵抗 RENT および RENB を使用することで、段の高精度のシステム UVLO レベルを確立できます。システム UVLO は、商用電源またバッテリから供給される電源に対して使用できます。システム UVLO は、シーケンシングや、動作の信頼性の確保、バッテリなどの電源の保護に利用できます。また、外部ロジック信号を使用して EN 入力を駆動することでも、システムのシーケンシングや保護を行うことができます。

EN 端子の電圧が 1.2V を超えると、追加のヒステリシス電流 (通常 IHYS = 3.6μA) が EN 端子からソースされます。EN 端子が 1.2V 未満になると、IHYS 電流は停止されます。この追加電流により、可変入力電圧 UVLO のヒステリシスを実現できます。式 3 および式 4 を使用して、目的の UVLO ヒステリシス電圧に対して RENT および RENB を計算します。

LV14340 イネーブル分圧抵抗によるシステム UVLO図 6-3 イネーブル分圧抵抗によるシステム UVLO
式 3. LV14340
式 4. LV14340

ここで、

  • VSTART は LV14340 をイネーブルにするための目的の電圧スレッショルドです
  • VSTOP は、デバイスをディセーブルするための目的の電圧スレッショルドです