JAJSVV5A December 2024 – June 2025 MSPM0L1116 , MSPM0L1117
PRODUCTION DATA
| パラメータ | テスト条件 | 最小値 | 標準値 | 最大値 | 単位 | |
|---|---|---|---|---|---|---|
| SPI | ||||||
| fSPI | SPI クロック周波数 | 最大クロック速度 ≧ 32MHz 1.62 < VDD < 3.6V ペリフェラルまたはコントローラ モード |
16(4) | MHz | ||
| DCSCK | SCK のデューティ サイクル | 40 | 50 | 60 | % | |
| コントローラ | ||||||
| tSCLK_H/L | SCLK High または Low 時間 | (tSPI/2) - 1 | tSPI/2 | (tSPI/2) + 1 | ns | |
| tCS.LEAD | CS 進み時間、CS アクティブからクロックまで | SPH=0 | 1 SPI クロック | ns | ||
| SPH=1 | 1/2 SPI クロック | |||||
| tCS.LAG | CS 遅れ時間、最後のクロックから CS 非アクティブまで | SPH=0 | 1/2 SPI クロック | ns | ||
| SPH=1 | 1 SPI クロック | |||||
| tCS.ACC | CS アクセス時間、CS アクティブから PICO データ出力まで | 1/2 SPI クロック | ns | |||
| tCS.DIS | CS ディセーブル時間、CS 非アクティブから PICO 高インピーダンスまで | 1 SPI クロック | ns | |||
| tSU.CI | POCI 入力データのセットアップ時間 (1) | 2.7 < VDD < 3.6V、遅延サンプリングがイネーブル | 1 | ns | ||
| 1.62 < VDD < 2.7V、遅延サンプリングがイネーブル | 2.5 | |||||
| 2.7 < VDD < 3.6V、遅延サンプリングなし | 27 | |||||
| 1.62 < VDD < 2.7V、遅延サンプリングなし | 34 | |||||
| tHD.CI | POCI 入力データ ホールド時間 | 遅延サンプリングがイネーブル | 26 | ns | ||
| 遅延サンプリングなし | 0 | |||||
| tVALID.CO | PICO 出力データの有効時間 (2) | 11.5 | ns | |||
| tHD.CO | PICO 出力データのホールド時間 (3) | 0 | ns | |||
| ペリフェラル | ||||||
| tCS.LEAD | CS 進み時間、CS アクティブからクロックまで | 13 | ns | |||
| tCS.LAG | CS 遅れ時間、最後のクロックから CS 非アクティブまで | 1 | ns | |||
| tCS.ACC | CS アクセス時間、CS アクティブから POCI データ出力まで | 34.5 | ns | |||
| tCS.DIS | CS ディセーブル時間、CS 非アクティブから POCI 高インピーダンスまで | 34.5 | ns | |||
| tSU.PI | PICO 入力データ セットアップ時間 | 16 | ns | |||
| tHD.PI | PICO 入力データ ホールド時間 | 3 | ns | |||
| tVALID.PO | POCI 出力データの有効時間 (2) | 2.7 < VDD < 3.6V | 26 | ns | ||
| 1.62 < VDD < 2.7V | 32.5 | |||||
| tHD.PO | POCI 出力データのホールド時間 (3) | 5 | ns | |||