JAJSWV3 July   2025 TCA9539A-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 I2C インターフェイス タイミングの要件
    7. 5.7 RESET タイミング要件
    8. 5.8 スイッチング特性
    9. 5.9 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 I/O ポート
      2. 7.3.2 RESET 入力
      3. 7.3.3 割り込み (INT) 出力
    4. 7.4 デバイスの機能モード
      1. 7.4.1 パワーオン リセット
    5. 7.5 プログラミング
      1. 7.5.1 I2C インターフェイス
    6. 7.6 レジスタ マップ
      1. 7.6.1 デバイス アドレス
      2. 7.6.2 制御レジスタとコマンド バイト
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 接合部温度と消費電力の計算
        2. 8.2.2.2 I/O で LED を制御する場合の ICC 最小化
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

8.4.1 レイアウトのガイドライン

TCA9539A-Q1 のプリント回路基板 (PCB) レイアウトでは、一般的な PCB レイアウトの慣例に従う必要がありますが、適合したインピーダンスや差動ペアなどの高速データ転送は、I2C 信号速度では大きな問題にはなりません。

すべての PCB レイアウトにおける最善策は、信号トレースを直角に曲げないこと、集積回路 (IC) の近接部を離れるときに信号トレースが互いに離れていくように配置すること、トレース幅を太くして電源とグランドのトレースを通常時に大容量の電流が流れるようにすることです。バイパス コンデンサとデカップリング コンデンサは、一般的に VCC ピンの電圧の制御に使用されます。大容量コンデンサを使用すると、短時間の電源グリッチ時に追加電力を供給し、容量の小さいコンデンサを使用すると、高周波リップルをフィルタリングできます。これらのコンデンサは、できる限り TCA9539A-Q1 の近くに配置してください。理想的な配置を 図 8-6 に示します。

図 8-6 に示されているレイアウト例の場合、トップ層を信号配線、ボトム層を電源 (VCC) およびグランド (GND) の分割プレーンとして使用することで、2 層基板のみで PCB を製作することができます。ただし、信号配線密度の高い基板では、4 層基板が推奨されます。4 層 PCB では、信号を最上層および最下層に配線できます。1 つの内部層をグランド プレーン専用、もう 1 つの内部層を電源プレーン専用にしてください。電源とグランドにプレーンまたは分割プレーンを使用する基板レイアウトの場合は、VCC または GND に接続する必要がある表面実装部品パッドのすぐ隣にビアを配置し、ビアを内部層または基板の反対側に電気的に接続します。ビアは、信号パターンを基板の反対側に配線する必要がある場合にも使用されますが、この方法は 図 8-6 には示されていません。