JAJSWV3 July   2025 TCA9539A-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 I2C インターフェイス タイミングの要件
    7. 5.7 RESET タイミング要件
    8. 5.8 スイッチング特性
    9. 5.9 代表的特性
  7. 6 パラメータ測定情報
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 I/O ポート
      2. 7.3.2 RESET 入力
      3. 7.3.3 割り込み (INT) 出力
    4. 7.4 デバイスの機能モード
      1. 7.4.1 パワーオン リセット
    5. 7.5 プログラミング
      1. 7.5.1 I2C インターフェイス
    6. 7.6 レジスタ マップ
      1. 7.6.1 デバイス アドレス
      2. 7.6.2 制御レジスタとコマンド バイト
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 接合部温度と消費電力の計算
        2. 8.2.2.2 I/O で LED を制御する場合の ICC 最小化
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.3.1 I/O ポート

I/O が入力として構成されている場合、FET Q1 と Q2 はオフになり、高インピーダンス入力が生成されます。入力電圧は VCC を超えて最大 5.5V まで上げることができます。

I/O が出力として構成されている場合、Q1 または Q2 は出力ポート レジスタの状態に応じてイネーブルになります。この場合、I/O ピンと VCC または GND の間には低インピーダンスの経路が存在します。この I/O ピンに印加される外部電圧は、適切に動作させるために推奨レベルを超えないようにする必要があります。