JAJSWX0 July   2025 TPS546B25W

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1  D-CAP4 制御
        1. 6.3.1.1 ループ補償
      2. 6.3.2  内部 VCC LDO と、 VDRV ピンでの外部バイアスの使用
      3. 6.3.3  入力低電圧誤動作防止 (UVLO)
        1. 6.3.3.1 固定の VCC_OK UVLO
        2. 6.3.3.2 固定の VDRV UVLO
        3. 6.3.3.3 PVIN UVLO をプログラム可能
        4. 6.3.3.4 制御 (CNTL) イネーブル
      4. 6.3.4  差動リモート検出と内部 / 外部フィードバック デバイダ
      5. 6.3.5  出力電圧と VORST# の設定
      6. 6.3.6  スタートアップとシャットダウン
      7. 6.3.7  動的電圧スルーレート
      8. 6.3.8  スイッチング周波数の設定
      9. 6.3.9  スイッチング ノード (SW)
      10. 6.3.10 過電流制限およびローサイド電流センス
      11. 6.3.11 負の過電流制限
      12. 6.3.12 ゼロ交差検出
      13. 6.3.13 入力過電圧保護
      14. 6.3.14 出力過電圧および低電圧保護
      15. 6.3.15 過熱保護
      16. 6.3.16 遠隔測定
    4. 6.4 デバイスの機能モード
      1. 6.4.1 強制連続導通モード
      2. 6.4.2 DCM 軽負荷動作
      3. 6.4.3 12V バスからデバイスへの電力供給
      4. 6.4.4 分割レール構成によるデバイスへの電力供給
      5. 6.4.5 ピン ストラップ
        1. 6.4.5.1 MSEL1 のプログラミング
        2. 6.4.5.2 PMB_ADDR のプログラミング
        3. 6.4.5.3 MSEL2 のプログラミング
        4. 6.4.5.4 VSEL\FB のプログラミング
    5. 6.5 プログラミング
      1. 6.5.1 対応している PMBus® コマンド
  8. 7 レジスタ マップ
    1. 7.1  ブロック コマンドの文書化規則
    2. 7.2  (01h) OPERATION
    3. 7.3  (02h) ON_OFF_CONFIG
    4. 7.4  (03h) CLEAR_FAULTS
    5. 7.5  (04h) PHASE
    6. 7.6  (09h) P2_PLUS_WRITE
    7. 7.7  (0Ah) P2_PLUS_READ
    8. 7.8  (0Eh) PASSKEY
    9. 7.9  (10h) WRITE_PROTECT
    10. 7.10 (15h) STORE_USER_ALL
    11. 7.11 (16h) RESTORE_USER_ALL
    12. 7.12 (19h) CAPABILITY
    13. 7.13 (1Bh) SMBALERT_MASK
    14. 7.14 (20h) VOUT_MODE
    15. 7.15 (21h) VOUT_COMMAND
    16. 7.16 (22h) VOUT_TRIM
    17. 7.17 (24h) VOUT_MAX
    18. 7.18 (25h) VOUT_MARGIN_HIGH
    19. 7.19 (26h) VOUT_MARGIN_LOW
    20. 7.20 (27h) VOUT_TRANSITION_RATE
    21. 7.21 (29h) VOUT_SCALE_LOOP
    22. 7.22 (2Ah) VOUT_SCALE_MONITOR
    23. 7.23 (2Bh) VOUT_MIN
    24. 7.24 (33h) FREQUENCY_SWITCH
    25. 7.25 (35h) VIN_ON
    26. 7.26 (36h) VIN_OFF
    27. 7.27 (39h) IOUT_CAL_OFFSET
    28. 7.28 (40h) VOUT_OV_FAULT_LIMIT
    29. 7.29 (41h) VOUT_OV_FAULT_RESPONSE
    30. 7.30 (42h) VOUT_OV_WARN_LIMIT
    31. 7.31 (43h) VOUT_UV_WARN_LIMIT
    32. 7.32 (44h) VOUT_UV_FAULT_LIMIT
    33. 7.33 (45h) VOUT_UV_FAULT_RESPONSE
    34. 7.34 (46h) IOUT_OC_FAULT_LIMIT
    35. 7.35 (48h) IOUT_OC_LV_FAULT_LIMIT
    36. 7.36 (49h) IOUT_OC_LV_FAULT_RESPONSE
    37. 7.37 (4Ah) IOUT_OC_WARN_LIMIT
    38. 7.38 (4Fh) OT_FAULT_LIMIT
    39. 7.39 (50h) OT_FAULT_RESPONSE
    40. 7.40 (51h) OT_WARN_LIMIT
    41. 7.41 (55h) VIN_OV_FAULT_LIMIT
    42. 7.42 (60h) TON_DELAY
    43. 7.43 (61h) TON_RISE
    44. 7.44 (64h) TOFF_DELAY
    45. 7.45 (65h) TOFF_FALL
    46. 7.46 (78h) STATUS_BYTE
    47. 7.47 (79h) STATUS_WORD
    48. 7.48 (7Ah) STATUS_VOUT
    49. 7.49 (7Bh) STATUS_IOUT
    50. 7.50 (7Ch) STATUS_INPUT
    51. 7.51 (7Dh) STATUS_TEMPERATURE
    52. 7.52 (7Eh) STATUS_CML
    53. 7.53 (7Fh) STATUS_OTHER
    54. 7.54 (80h) STATUS_MFR_SPECIFIC
    55. 7.55 (88h) READ_VIN
    56. 7.56 (8Bh) READ_VOUT
    57. 7.57 (8Ch) READ_IOUT
    58. 7.58 (8Dh) READ_TEMPERATURE_1
    59. 7.59 (98h) PMBUS_REVISION
    60. 7.60 (99h) MFR_ID
    61. 7.61 (9Ah) MFR_MODEL
    62. 7.62 (9Bh) MFR_REVISION
    63. 7.63 (ADh) IC_DEVICE_ID
    64. 7.64 (AEh) IC_DEVICE_REV
    65. 7.65 (D1h) SYS_CFG_USER1
    66. 7.66 (D3h) PMBUS_ADDR
    67. 7.67 (D4h) COMP
    68. 7.68 (D5h) VBOOT_OFFSET_1
    69. 7.69 (D6h) STACK_CONFIG
    70. 7.70 (D8h) PIN_DETECT_OVERRIDE
    71. 7.71 (D9h) NVM_CHECKSUM
    72. 7.72 (DAh) READ_TELEMETRY
    73. 7.73 (DBh) STATUS_ALL
    74. 7.74 (DDh) EXT_WRITE_PROTECTION
    75. 7.75 (DEh) IMON_CAL
    76. 7.76 (FCh) FUSION_ID0
    77. 7.77 (FDh) FUSION_ID1
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 アプリケーション
      2. 8.2.2 設計要件
      3. 8.2.3 詳細な設計手順
        1. 8.2.3.1 入力コンデンサの選択
        2. 8.2.3.2 出力コンデンサの選択
        3. 8.2.3.3 補償の選択
        4. 8.2.3.4 VOSNS および GOSNS コンデンサの選択
        5. 8.2.3.5 PMBus® アドレス抵抗の選択
      4. 8.2.4 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
        1. 8.4.2.1 EVM の放熱性能
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

7.19 (26h) VOUT_MARGIN_LOW

CMD アドレス26h
書き込みトランザクション：書き込みワード
読み取りトランザクション：読み出しワード
フォーマット：ULINEAR16、VOUT_MODE あたりの相対値
位相：なし
NVM バックアップ：EEPROM

VOUT_MARGIN_LOW コマンドは、OPERATION コマンドが「マージン Low」に設定されているときに出力の変更先となる電圧をユニットにロードします。Vout フォーマットは、VOUT_MODE レジスタ – ビット [7] で相対値に設定されるため、コマンドされた Vout は、このコマンドに示される乗法係数だけ減少します。このコマンドは、VOUT_MODE で指定された LSB も使用します。マージン動作中の出力電圧の遷移は、VOUT_TRANSITION_RATE で定義されたスルーレートで発生します。

OPERATIONコマンドの MARGIN ビットが「マージン Low」と示されている場合、出力電圧は VOUT_MARGIN_LOW + VOUT_TRIM の値に更新されます。

サポートされている PMBus コマンドに戻ります。

図 7-26 (26h) VOUT_MARGIN_LOW レジスタ マップ
15141312111098
WWWWWWRWRW
VOUT_MARGIN_LOW (上位バイト)
76543210
RWRWRWRWRWRWRWRW
VOUT_MARGIN_LOW (下位バイト)
凡例：R/W = 読み出し/書き込み、R = 読み出し専用
表 7-13 レジスタのフィールドの説明
ビット フィールド アクセス権 リセット 説明
15:10 予約済み R 0b
9:0 VOUT_MARGIN_LOW RW NVM マージン Low 出力電圧。VOUT_MODE の設定に従って、LINEAR16 を相対的に使用

このコマンドに必要な EEPROM ビット数を最適化するため、上記のレジスタのビットには直接バックアップはなく、EEPROM 復元時に以下のように使用される MRGN_LO_DFLT と呼ばれる NVM でバックアップされたビットと相関させます。

MARGIN_HI_DFLT VOUT_MARGIN_HIGH[10:0] % Margin
0b 496d -3.125
1b 488d -4.6875

このコマンドの影響は、VOUT_MODE コマンドの設定によって決まります。次の表に、NVM ストレージに対する MRGN_LO_DFLT の決定方法も示します。

VOUT_MARGIN_LOW[9:0] % Margin MRGN_LO_DFLT
> (d) < (d)
500 1024 -1.5625 0
492 500 -3.125
484 492 -4.6875 1
476 484 -6.25
468 476 -7.8125
460 468 -9.375
452 460 -10.9375
452 -12.5

VOUT_MARGIN_LOW の最小および最大有効データ値は、VOUT_COMMAND の説明に従います。(26h) VOUT_MARGIN_LOW を有効として指定された値外の任意の値に書き込もうとすると、無効 / サポートされていないデータと見なされ、適切なステータス ビットにフラグを立てて、PMBus 1.3.1 Part II 仕様のセクション 10.9.3 に従ってホストに通知することでデバイスが応答します。