JAJSXH2A July   2025  – November 2025 DP83TC815-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
    1. 5.1 ピンの電源ドメイン
    2. 5.2 ピンの状態
    3. 5.3 ピン多重化
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 タイミング図
    8. 6.8 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 IEEE802.1AS の特長
        1. 7.3.1.1 PTP クロックの構成
          1. 7.3.1.1.1 PTP 基準クロック
          2. 7.3.1.1.2 PTP 同期クロック (ウォール クロック)
            1. 7.3.1.1.2.1 PTP 時間の読み取りまたは書き込み
            2. 7.3.1.1.2.2 PTP クロック初期化
            3. 7.3.1.1.2.3 PTP クロック調整
            4. 7.3.1.1.2.4 PTP クロック出力
              1. 7.3.1.1.2.4.1 1 秒あたり 1 パルス (PPS) 出力
          3. 7.3.1.1.3 PTP 時間レジスタ
        2. 7.3.1.2 パケットのタイムスタンプ
          1. 7.3.1.2.1 送信 (出力) パケット パーサーおよびタイムスタンプ
          2. 7.3.1.2.2 受信 (入力) パケット パーサーおよびタイムスタンプ
          3. 7.3.1.2.3 PTP 送信および受信タイムスタンプ レジスタ
        3. 7.3.1.3 イベント トリガとタイムスタンプ
          1. 7.3.1.3.1 イベント トリガ (出力)
            1. 7.3.1.3.1.1 初期化をトリガ
          2. 7.3.1.3.2 イベント タイムスタンプ (入力)
            1. 7.3.1.3.2.1 タイムスタンプの保存と読み取り
          3. 7.3.1.3.3 イベント キャプチャおよび出力トリガ レジスタ
        4. 7.3.1.4 PTP 割り込み
        5. 7.3.1.5 PTP I/O 構成
      2. 7.3.2 TC10 スリープ ウェークアップ
        1. 7.3.2.1 TC10 サポート用 PHY の機能
          1. 7.3.2.1.1 スリープ モードからウェークアップ モードへの遷移
            1. 7.3.2.1.1.1 ローカル ウェーク検出
            2. 7.3.2.1.1.2 WUP の送受信
          2. 7.3.2.1.2 ウェーク転送
          3. 7.3.2.1.3 スリープ間ネゴシエーションへ移行
            1. 7.3.2.1.3.1 スリープ確認
            2. 7.3.2.1.3.2 スリープ要求
            3. 7.3.2.1.3.3 スリープ サイレント
            4. 7.3.2.1.3.4 スリープ失敗
            5. 7.3.2.1.3.5 スリープ
            6. 7.3.2.1.3.6 強制スリープ
        2. 7.3.2.2 スリープ アプリケーション用電源ネットワーク
        3. 7.3.2.3 TC10 以外のアプリケーションの設定
        4. 7.3.2.4 その他のスリープ機能
        5. 7.3.2.5 高速ウェークアップ
      3. 7.3.3 PPM モニタ
      4. 7.3.4 クロック ディザリング
      5. 7.3.5 出力スルーレ制御
      6. 7.3.6 診断ツール キット
        1. 7.3.6.1 信号品質インジケータ
        2. 7.3.6.2 静電気放電 (ESD) 検出
        3. 7.3.6.3 時間領域反射計測
        4. 7.3.6.4 電圧検出
        5. 7.3.6.5 温度検出
      7. 7.3.7 BIST およびループバック モード
        1. 7.3.7.1 データ ジェネレータおよびチェッカ
        2. 7.3.7.2 xMII ループバック
        3. 7.3.7.3 PCS のループバック
        4. 7.3.7.4 デジタル ループバック
        5. 7.3.7.5 アナログ ループバック
        6. 7.3.7.6 リバース ループバック
      8. 7.3.8 準拠性テスト モード
        1. 7.3.8.1 テスト モード 1
        2. 7.3.8.2 テスト モード 2
        3. 7.3.8.3 テスト モード 4
        4. 7.3.8.4 テスト モード 5
    4. 7.4 デバイスの機能モード
      1. 7.4.1 電力モード
        1. 7.4.1.1 パワーダウン
        2. 7.4.1.2 リセット
        3. 7.4.1.3 スタンバイ
        4. 7.4.1.4 正常
        5. 7.4.1.5 スリープ
      2. 7.4.2 MDI (Media Dependent Interface)
        1. 7.4.2.1 100BASE-T1 リーダーおよび 100BASE-T1 フォロワ構成
        2. 7.4.2.2 自動極性検出および訂正
        3. 7.4.2.3 ジャバー検出
        4. 7.4.2.4 インターリーブ検出
      3. 7.4.3 MAC インターフェイス
        1. 7.4.3.1 メディア独立インターフェイス
        2. 7.4.3.2 簡易メディア独立インターフェイス
        3. 7.4.3.3 RGMII (Reduced Gigabit Media Independent Interface)
        4. 7.4.3.4 SGMII (Serial Gigabit Media Independent Interface)
      4. 7.4.4 シリアル マネージメント インターフェイス
        1. 7.4.4.1 拡張レジスタ スペース アクセス
        2. 7.4.4.2 書き込み動作 (ポスト インクリメントなし)
        3. 7.4.4.3 読み出し動作 (ポスト インクリメントなし)
        4. 7.4.4.4 書き込み動作 (ポスト インクリメントあり)
        5. 7.4.4.5 読み出し動作 (ポスト インクリメントあり)
    5. 7.5 プログラミング
      1. 7.5.1 ストラップ構成
        1. 7.5.1.1 LED の構成
  9. 8 レジスタ マップ
    1. 8.1 レジスタ アクセスの概要
    2. 8.2 DP83TC815 のレジスタ
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
        1. 9.2.1.1 物理メディアの接続
          1. 9.2.1.1.1 コモン モード チョークに関する推奨事項
      2. 9.2.2 詳細な設計手順
      3. 9.2.3 アプリケーション曲線
    3. 9.3 電源に関する推奨事項
    4. 9.4 レイアウト
      1. 9.4.1 レイアウトのガイドライン
        1. 9.4.1.1 信号トレース
        2. 9.4.1.2 復帰パス
        3. 9.4.1.3 金属注入
        4. 9.4.1.4 PCB 層スタッキング
      2. 9.4.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス サポート
      1. 10.1.1 サード・パーティ製品に関する免責事項
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報
7.3.1.1.2.3 PTP クロック調整

このセクションでは、クロック時間の値を更新するために使用可能なオプションについて説明します。DP83TC815-Q1 には、同期プロトコルの結果に基づいて、IEEE802.1AS クロックを更新するためのいくつかのメカニズムがあります：

  • 直接読み取り / 書き込み可能 (時刻を直接設定または読み取り)
  • 加算 / 減算による調整 (ステップ時間調整)
  • 周波数スケーリング可能 (連続時間調整)
  • 一時的な周波数制御 (一時的な時間調整)

直接読み取り / 書き込み可能 - システムの時間クロックを直接値に設定するには、クロック レジスタ (PTP_TDR) に新しい時間を設定します。クロック / タイマの初期設定では、時刻値を直接書き込む必要があります。

加算 / 減算によって調整可能- 時間は、現在の時間値に値を加算 / 減算することによって調整することもできます。値を加算するには、PTP_TDR レジスタに値を書き込む必要があります。値を減算する場合は、秒フィールドおよびナノ秒フィールドの両方に 32 ビットの 2 の補数表現を使用して、PTP_TDR レジスタに書き込むことができます。以下のレジスタを加算 / 減算するには、同じ順序で書き込む必要があります

  1. Clock_time_ns[15:0] を PTP_TDR に書き込みます
  2. Clock_time_ns[31:16] を PTP_TDR に書き込みます
  3. Clock_time_sec[15:0] を PTP_TDR に書き込みます
  4. Clock_time_sec[31:16] を PTP_TDR に書き込みます
  5. 「ステップ PTP クロック」ビットをセットして PTP _CTL に書き込みます

周波数スケーラブル - IEEE802.1AS PTP クロックに対して連続時間調整を実行するようにシステムを設定できます。リーダーの周波数と一致するように、レジスタ制御を使用して周波数 (クロック / タイマ レート) を調整できます。これは、恒久的なレート調整とも呼ばれます。レート調整値をプログラムすることで、調整された周波数値で動作するようにクロックをプログラムできます。レート調整により、基準クロック サイクルごとに 2–32 ns のオーダーで補正できます。

  • レート調整 - レート調整値をプログラミングすることで、調整された周波数値で動作するようにクロックをプログラムできます。レート調整により、基準クロック サイクルごとに 2–32 ns のオーダーで補正できます。周波数調整により、クロックは時間値を段階的に変更するのではなく、経時的にオフセットを補正できるため、ステップ調整によって生じる可能性のある副作用を回避できます。

一時的な周波数 (時間) 制御：修正された周波数で一定時間実行することにより、時間補正を可能にします。これは、テンポラリ レート調整とも呼ばれます。クロックは、レート調整値とその継続時間を設定することで、一時的に調整された周波数で動作するようにプログラムできます。レート調整により、基準クロック サイクルごとに 2–32 ns のオーダーで補正できます。周波数調整により、クロックは時間値を段階的に変更するのではなく、経時的にオフセットを補正できるため、ステップ調整によって生じる可能性のある副作用を回避できます。クロックは、レート調整の継続時間を指定することで、一時的に調整された周波数で動作するようにプログラムすることもできます。

同期プロトコルの結果に基づいて、PHY の IEEE802.1AS クロックを更新するために、いくつかのメカニズムを使用できます。クロック値の更新方法は、時間値の差によって異なる場合があります。たとえば、初回の同期試行時にはクロックの差が非常に大きい場合があり、その場合はステップ調整または直接時刻設定が必要になります。その後、クロックの差がごく小さい場合は、一時的なレート調整方式を使用するのが最適です。