JAJU960A November   2024  – May 2025

 

  1.   1
  2.   概要
  3.   設計を開始
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1評価基板の概要
    1. 1.1 はじめに
    2. 1.2 キットの内容
    3. 1.3 仕様
    4. 1.4 製品情報
  8. 2ハードウェア
    1. 2.1 構成
      1. 2.1.1 評価設定の要件
      2. 2.1.2 接続図
    2. 2.2 ジャンパ情報
    3. 2.3 電源要件
    4. 2.4 基準クロック
    5. 2.5 出力接続
    6. 2.6 テスト ポイント
  9. 3ソフトウェア
    1. 3.1 ソフトウェアの説明
    2. 3.2 ソフトウェアのインストール
    3. 3.3 USB2ANY インターフェイス
  10. 4実装結果
    1. 4.1 評価設定
    2. 4.2 性能データおよび結果
      1. 4.2.1 RF 出力
      2. 4.2.2 VCO 較正
        1. 4.2.2.1 アシストなし動作
        2. 4.2.2.2 フルアシスト動作
      3. 4.2.3 SYSREF
        1. 4.2.3.1 SYSREF クロック生成
        2. 4.2.3.2 SYSREF パルスの生成
        3. 4.2.3.3 SYSREF リピータ モード
      4. 4.2.4 位相調整
      5. 4.2.5 位相同期
        1. 4.2.5.1 カテゴリ 1b SYNC およびカテゴリ 2 SYNC
        2. 4.2.5.2 カテゴリ 3 SYNC
      6. 4.2.6 ピン モード
  11. 5ハードウェア設計ファイル
    1. 5.1 回路図
    2. 5.2 PCB のレイアウト
    3. 5.3 部品表 (BOM)
  12. 6追加情報
    1. 6.1 デバッグ情報
    2. 6.2 商標
  13. 7改訂履歴

4.2.5.2 カテゴリ 3 SYNC

カテゴリ 3 の同期に使用される SYNC パルスには、入力基準クロックに対して特定の設定とホールド時間が必要です。この要件は、同期を開始するために、すべてのデバイスが同じ入力クロック エッジを使用していることを確認するためのものです。MASH_RST_COUNT は、同期が完了するのに十分な時間を確保するために設定する必要があります。

LMX2624SPEVM LMX2695SEPEVM LMX2824EPEVM カテゴリ 3 SYNC の構成図 4-35 カテゴリ 3 SYNC の構成

タイムクリティカルでない SYNC パルスがカテゴリ 3 SYNC に使用される場合、または VCO 較正後、デバイス間の位相は一致しません。

LMX2624SPEVM LMX2695SEPEVM LMX2824EPEVM 同期なし、例 1図 4-36 同期なし、例 1
LMX2624SPEVM LMX2695SEPEVM LMX2824EPEVM 同期なし、例 2図 4-37 同期なし、例 2

タイムクリティカルな SYNC パルスが使用される場合、出力位相は揃います。各デバイスの出力位相は完全に同じであることはできませんが、同期後もその差は変わりませんので注意してください。

LMX2624SPEVM LMX2695SEPEVM LMX2824EPEVM タイムクリティカルな SYNC パルス図 4-38 タイムクリティカルな SYNC パルス
LMX2624SPEVM LMX2695SEPEVM LMX2824EPEVM カテゴリ 3 SYNC 図 4-39 カテゴリ 3 SYNC