JAJU960A November   2024  – May 2025

 

  1.   1
  2.   概要
  3.   設計を開始
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1評価基板の概要
    1. 1.1 はじめに
    2. 1.2 キットの内容
    3. 1.3 仕様
    4. 1.4 製品情報
  8. 2ハードウェア
    1. 2.1 構成
      1. 2.1.1 評価設定の要件
      2. 2.1.2 接続図
    2. 2.2 ジャンパ情報
    3. 2.3 電源要件
    4. 2.4 基準クロック
    5. 2.5 出力接続
    6. 2.6 テスト ポイント
  9. 3ソフトウェア
    1. 3.1 ソフトウェアの説明
    2. 3.2 ソフトウェアのインストール
    3. 3.3 USB2ANY インターフェイス
  10. 4実装結果
    1. 4.1 評価設定
    2. 4.2 性能データおよび結果
      1. 4.2.1 RF 出力
      2. 4.2.2 VCO 較正
        1. 4.2.2.1 アシストなし動作
        2. 4.2.2.2 フルアシスト動作
      3. 4.2.3 SYSREF
        1. 4.2.3.1 SYSREF クロック生成
        2. 4.2.3.2 SYSREF パルスの生成
        3. 4.2.3.3 SYSREF リピータ モード
      4. 4.2.4 位相調整
      5. 4.2.5 位相同期
        1. 4.2.5.1 カテゴリ 1b SYNC およびカテゴリ 2 SYNC
        2. 4.2.5.2 カテゴリ 3 SYNC
      6. 4.2.6 ピン モード
  11. 5ハードウェア設計ファイル
    1. 5.1 回路図
    2. 5.2 PCB のレイアウト
    3. 5.3 部品表 (BOM)
  12. 6追加情報
    1. 6.1 デバッグ情報
    2. 6.2 商標
  13. 7改訂履歴

4.2.6 ピン モード

これらの LMX デバイスは、レジスタのプログラミングを必要としないピン構成動作をサポートしています。ピン モード動作の設定は、図 2-1 に示す図と同じですが、PC への接続は必要ありません。評価基板では、これらのデバイスの構成はロータリー DIP スイッチと 2 ピン ヘッダーによって決定されます。

LMX2624SPEVM LMX2695SEPEVM LMX2824EPEVM ピン制御要素図 4-40 ピン制御要素

N 分周器の値は NDIVx ロータリー DIP スイッチによって構成され、CDIVx ロータリー DIP スイッチを使用してチャネル分周器値が設定されます。NDIVx ピンと CDIVx ピンは 4 レベル入力ピンです。ロータリー DIP スイッチの位置 (0、1、2、3) により、ピンが VL (0V)、VML、VMH、VH (3.3V) のいずれかのレベルに設定されます。

表 4-1 CDIVx チャネル分周器の真理値表
CDIV2 CDIV1 CDIV0 分周器の値
0 0 0 SPI モード
0 1 0 2
0 2 0 4
0 2 3 6
1 0 0 8
1 0 3 12
1 1 0 16
1 1 3 24
1 2 0 32
1 2 3 48
1 3 0 64
1 3 3 96
2 0 0 128
2 0 3 192
2 1 0 256
2 1 3 384
2 2 0 512
2 2 3 768
2 3 0 1024
2 3 3 1536
表 4-2 NDIVx N 分周器の真理値表
10 進 NDIV5 NDIV4 NDIV3 NDIV2 NDIV1 NDIV0
0 0 0 0 0 0 0
1 0 0 0 0 0 1
2 0 0 0 0 0 2
3 0 0 0 0 0 3
4 0 0 0 0 1 0
5 0 0 0 0 1 1
6 0 0 0 0 1 2
7 0 0 0 0 1 3
8 0 0 0 0 2 0
... ... ... ...
59 0 0 0 3 2 3
60 0 0 0 3 3 0
61 0 0 0 3 3 1
62 0 0 0 3 3 2
... ... ... ...
4092 3 3 3 3 3 0
4093 3 3 3 3 3 1
4094 3 3 3 3 3 2
4095 3 3 3 3 3 3

2 ピン ヘッダの MUX0、MUX1、MUX2 によって RFOUTA と RFOUTB の出力が決まります。

表 4-3 出力マルチプレクサの設定
MUX2 MUX1 MUX0 RFOUTA RFOUTB
0 0 0 チャネル分周器 チャネル分周器
0 0 1 チャネル分周器 VCO
0 1 0 VCO チャネル分周器
0 1 1 VCO VCO
1 0 0 ダブラ チャネル分周器
1 0 1 VCO ダブラ
1 1 0 ダブラ VCO
1 1 1 ダブラ ダブラ
その他の 2 ピン ヘッダの定義は次のとおりです。
表 4-4 2 ピン ヘッダの定義
記号 機能
MUTEA、MUTEB 出力ミュートの制御。
RECAL RECAL が High の場合、デバイスがロックを失うと、自動的に再較正して再ロックします。評価基板のデフォルトでは、このピンは High に接続されています。
DBLR OSCin ダブラを有効にします。
CAL High に接続してデバイスを有効にします。Low から High への遷移によって、VCO 較正がトリガされます。
たとえば、LMX デバイスをピン モードで次のように構成します。

  • fOSC = 100MHz、fPD = 200MHz、fVCO = 12GHz
  • RFOUTA = 24GHz 出力、RFOUTB = 3GHz

ハードウェア構成：

  • N 分周器 = 12G / 200M = 60 → NDIV[5:0] = (000330)4
  • RFOUTA = 24GHz および RFOUTB = 3GHz → MUX[2:0] = (100)2
  • チャネル分周器 = 12G / 3G = 4 → CDIV[2:0] = (020)4
  • fPD = 200MHz → DBLR = High
LMX2624SPEVM LMX2695SEPEVM LMX2824EPEVM ピン モードのハードウェア構成図 4-41 ピン モードのハードウェア構成