JAJU960A November   2024  – May 2025

 

  1.   1
  2.   概要
  3.   設計を開始
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1評価基板の概要
    1. 1.1 はじめに
    2. 1.2 キットの内容
    3. 1.3 仕様
    4. 1.4 製品情報
  8. 2ハードウェア
    1. 2.1 構成
      1. 2.1.1 評価設定の要件
      2. 2.1.2 接続図
    2. 2.2 ジャンパ情報
    3. 2.3 電源要件
    4. 2.4 基準クロック
    5. 2.5 出力接続
    6. 2.6 テスト ポイント
  9. 3ソフトウェア
    1. 3.1 ソフトウェアの説明
    2. 3.2 ソフトウェアのインストール
    3. 3.3 USB2ANY インターフェイス
  10. 4実装結果
    1. 4.1 評価設定
    2. 4.2 性能データおよび結果
      1. 4.2.1 RF 出力
      2. 4.2.2 VCO 較正
        1. 4.2.2.1 アシストなし動作
        2. 4.2.2.2 フルアシスト動作
      3. 4.2.3 SYSREF
        1. 4.2.3.1 SYSREF クロック生成
        2. 4.2.3.2 SYSREF パルスの生成
        3. 4.2.3.3 SYSREF リピータ モード
      4. 4.2.4 位相調整
      5. 4.2.5 位相同期
        1. 4.2.5.1 カテゴリ 1b SYNC およびカテゴリ 2 SYNC
        2. 4.2.5.2 カテゴリ 3 SYNC
      6. 4.2.6 ピン モード
  11. 5ハードウェア設計ファイル
    1. 5.1 回路図
    2. 5.2 PCB のレイアウト
    3. 5.3 部品表 (BOM)
  12. 6追加情報
    1. 6.1 デバッグ情報
    2. 6.2 商標
  13. 7改訂履歴

4.2.2.1 アシストなし動作

アシストなし動作では、VCO 周波数の切り替えに要する時間は、(1) レジスタ プログラミング時間、(2) VCO 較正時間、(3) PLL ロック時間の合計に等しくなります。VCO 較正時間は、周波数の変化が上向きか下向きか、およびレジスタの VCO_SEL、VCO_DACISET、VCO_CAPCTRL の設定によって異なります。PLL ロック時間は、ループ フィルタの帯域幅によって異なります。一般的に、ループ帯域幅が広いと、ロック時間が短くなります。たとえば、デフォルト評価基板構成を使用して VCO 周波数をアシストなし動作で 7500MHz (VCO1) と 15GHz (VCO7) の間で切り替える場合、(レジスタ プログラミング時間を除く) ロック時間は約 300µs～600µs になります。(試験装置の制限により出力は 4 分周されています。)

LMX2624SPEVM LMX2695SEPEVM LMX2824EPEVM アシストなしのジャンプ ダウン図 4-13 アシストなしのジャンプ ダウン
LMX2624SPEVM LMX2695SEPEVM LMX2824EPEVM アシストなしのジャンプ アップ図 4-14 アシストなしのジャンプ アップ
プログラミング情報：
  1. DBL_BUF_EN = 1 に設定し、レジスタのダブルバッファリングを有効にします。ダブル バッファ レジスタに書き込みを行っても、レジスタ R0 がプログラムされるまで PLL の構成は変更されません。
  2. Channel divider (チャネル分周器) = 4 に設定します。
  3. VCO = 7500MHz になるように、PFD_DLY、PLL_N、PLL_NUM をプログラムします。
  4. Calibrate VCO (VCO の較正) ボタンを 1 回クリックして、VCO 較正を開始します。(試験装置のトリガーには CSB ピンを使用します。)
  5. VCO = 15000MHz についても、ステップ 3 を繰り返します。
  6. Calibrate VCO (VCO の較正) ボタンを 1 回クリックして、VCO 較正を開始します。(試験装置のトリガーには CSB ピンを使用します。)
LMX2624SPEVM LMX2695SEPEVM LMX2824EPEVM アシストなしの VCO スイッチング構成図 4-15 アシストなしの VCO スイッチング構成