Firmware
ADC12DL3200
12-Bit-, duale 3,2-GSPS- oder einfache 6,4-GSPS-Analog-zu-Digital-Wandler (LVDS-Schnittstelle) mit H
Datenblatt
ADC12DL3200
- ADC Core:
- 12-Bit Resolution
- Up to 6.4 GSPS in Single-Channel Mode
- Up to 3.2 GSPS in Dual-Channel Mode
- Internal Dither for Low-Magnitude, High-Order Harmonics
- Low-Latency LVDS Interface:
- Total Latency: < 10 ns
- Up to 48 Data Pairs at 1.6 Gbps
- Four DDR Data Clocks
- Strobe Signals Simplify Synchronization
- Noise Floor (No Input, V FS = 1.0 V PP-DIFF):
- Dual-Channel Mode: –151.1 dBFS/Hz
- Single-Channel Mode: –154.3 dBFS/Hz
- Buffered Analog Inputs With V CMI of 0 V:
- Analog Input Bandwidth (–3 dB): 8.0 GHz
- Usable Input Frequency Range: > 10 GHz
- Full-Scale Input Voltage (V FS, Default): 0.8 V PP
- Noiseless Aperture Delay (T AD) Adjustment:
- Precise Sampling Control: 19-fs Step
- Simplifies Synchronization and Interleaving
- Temperature and Voltage Invariant Delays
- Easy-to-Use Synchronization Features:
- Automatic SYSREF Timing Calibration
- Timestamp for Sample Marking
- Power Consumption: 3.15 W
The ADC12DL3200 is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from DC to above 10 GHz. In dual-channel mode, the ADC12DL3200 can sample up to 3200 MSPS and in single-channel mode up to 6400 MSPS. Programmable tradeoffs in channel count (dual-channel mode) and Nyquist bandwidth (single-channel mode) allow development of flexible hardware that meets the needs of both high-channel count or wide instantaneous signal bandwidth applications. Full-power input bandwidth (–3 dB) of 8.0 GHz and a useable frequency range allows direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.
The ADC12DL3200 uses a low-latency, low-voltage differential signaling (LVDS) interface for latency sensitive applications or when the simplicity of LVDS is preferred. The interface uses up to 48 data pairs, four double data rate (DDR) clocks, and four strobe signals arranged in four 12-bit data buses. The interface supports signaling rates of up to 1.6 Gbps. Strobe signals simplify synchronization across buses and between multiple devices. The strobe is generated internally and can be reset at a deterministic time by the SYSREF input. Multi-device synchronization is further eased by innovative synchronization features such as noiseless aperture delay (T AD) adjustment and SYSREF windowing.
Technische Dokumentation
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 3 | Typ | Titel | Datum | ||
|---|---|---|---|---|
| * | Data sheet | ADC12DL3200 6.4-GSPS Single-Channel or 3.2-GSPS Dual-Channel, 12-Bit Analog-to-Digital Converter (ADC) With LVDS Interface datasheet (Rev. C) | PDF | HTML | 23 Mai 2023 |
| EVM User's guide | ADC12DLXX00 Evaluation Module User's Guide (Rev. A) | PDF | HTML | 07 Dez 2023 | |
| EVM User's guide | TSW14DL3200EVM High-Speed LVDS Data Capture and Pattern Generator User's Guide | 15 Mai 2018 |
Design und Entwicklung
Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.
Evaluierungsplatine
ADC12DL3200EVM — ADC12DL3200 12 Bit, Dual-3,2-GSPS oder Einzel-6,4-GSPS, RF-Abtastungs-ADC – Evaluierungsmodul
Das ADC12DL3200-Evaluierungsmodul (EVM) wird zur Evaluierung des ADC12DL3200 verwendet, eines 12-Bit-Analog-Digital-Wandlers (ADC) mit HF-Abtastung, mit 3,2 GSPS (dual) oder 6,4 GSPS (einzeln) und einer LVDS-Schnittstelle. Das EVM verfügt über unsymmetrische AC-gekoppelte Analogeingänge, auf (...)
GUI für Evaluierungsmodul (EVM)
SLVC719 — ADC12DLxx00EVM GUI
Unterstützte Produkte und Hardware
Produkte
Highspeed-ADCs (≥ 10 MSPS)
Hardware-Entwicklung
Evaluierungsplatine
Plug-in
ABACO-3P-FMC172 — Abaco Systems ® -Breitband-Mezzanine-Karte für Hochgeschwindigkeits-ADC/DAC-Modul mit geringer Laten
The Abaco FMC172 module highlights the Texas Instruments low-latency ADC12DL3200 one-channel 6.4-GSPS analog-to-digital converter (ADC) in a daughtercard with an FPGA mezzanine card (FMC) connector. The combination of FMC172 >6-GHz bandwidth, high sample rate, and low latency is ideal (...)
Von: Abaco Systems
Simulationstool
PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool
PSpice® für TI ist eine Design- und Simulationsumgebung, welche Sie dabei unterstützt, die Funktionalität analoger Schaltungen zu evaluieren. Diese voll ausgestattete Design- und Simulationssuite verwendet eine analoge Analyse-Engine von Cadence®. PSpice für TI ist kostenlos erhältlich und (...)
| Gehäuse | Pins | Herunterladen |
|---|---|---|
| FCBGA (ACF) | 256 | Optionen anzeigen |
| FCBGA (ALJ) | 256 | Optionen anzeigen |
Bestellen & Qualität
Beinhaltete Information:
- RoHS
- REACH
- Bausteinkennzeichnung
- Blei-Finish/Ball-Material
- MSL-Rating / Spitzenrückfluss
- MTBF-/FIT-Schätzungen
- Materialinhalt
- Qualifikationszusammenfassung
- Kontinuierliches Zuverlässigkeitsmonitoring
Beinhaltete Information:
- Werksstandort
- Montagestandort
Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.
Support und Schulungen
TI E2E™-Foren mit technischem Support von TI-Ingenieuren
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.