ADC12C170

アクティブ

12 ビット、170MSPS、1.1GHz の入力帯域幅、A/D コンバータ (ADC)

製品詳細

Sample rate (max) (Msps) 170 Resolution (Bits) 12 Number of input channels 1 Interface type Parallel CMOS Analog input BW (MHz) 1100 Features Low Power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 715 Architecture Pipeline SNR (dB) 67.5 ENOB (bit) 10.9 SFDR (dB) 85.4 Operating temperature range (°C) -40 to 85 Input buffer No
Sample rate (max) (Msps) 170 Resolution (Bits) 12 Number of input channels 1 Interface type Parallel CMOS Analog input BW (MHz) 1100 Features Low Power Rating Catalog Peak-to-peak input voltage range (V) 2 Power consumption (typ) (mW) 715 Architecture Pipeline SNR (dB) 67.5 ENOB (bit) 10.9 SFDR (dB) 85.4 Operating temperature range (°C) -40 to 85 Input buffer No
WQFN (RHS) 48 49 mm² 7 x 7

  • 1.1 GHz Full Power Bandwidth
  • Internal sample-and-hold circuit
  • Low power consumption
  • Internal precision 1.0V reference
  • Single-ended or Differential clock modes
  • Clock Duty Cycle Stabilizer
  • Dual +3.3V and +1.8V supply operation
  • Power-down and Sleep modes
  • Offset binary or 2's complement output data format
  • Pin-compatible: ADC14155, ADC11C125, ADC11C170
  • 48-pin LLP package, (7x7x0.8mm, 0.5mm pin-pitch)

  • Key Specifications

    Resolution

    12 Bits

    Conversion Rate

    170 MSPS

    SNR (fIN = 70 MHz)

    67.2 dBFS (typ)

    SFDR (fIN = 70 MHz)

    85.4 dBFS (typ)

    ENOB (fIN = 70 MHz)

    10.8 bits (typ)

    Full Power Bandwidth

    1.1 GHz (typ)

    Power Consumption

    715 mW (typ)


  • 1.1 GHz Full Power Bandwidth
  • Internal sample-and-hold circuit
  • Low power consumption
  • Internal precision 1.0V reference
  • Single-ended or Differential clock modes
  • Clock Duty Cycle Stabilizer
  • Dual +3.3V and +1.8V supply operation
  • Power-down and Sleep modes
  • Offset binary or 2's complement output data format
  • Pin-compatible: ADC14155, ADC11C125, ADC11C170
  • 48-pin LLP package, (7x7x0.8mm, 0.5mm pin-pitch)

  • Key Specifications

    Resolution

    12 Bits

    Conversion Rate

    170 MSPS

    SNR (fIN = 70 MHz)

    67.2 dBFS (typ)

    SFDR (fIN = 70 MHz)

    85.4 dBFS (typ)

    ENOB (fIN = 70 MHz)

    10.8 bits (typ)

    Full Power Bandwidth

    1.1 GHz (typ)

    Power Consumption

    715 mW (typ)


    The ADC12C170 is a high-performance CMOS analog-to-digital converter capable of converting analog input signals into 12-Bit digital words at rates up to 170 Mega Samples Per Second (MSPS). This converter uses a differential, pipelined architecture with digital error correction and an on-chip sample-and-hold circuit to minimize power consumption and the external component count, while providing excellent dynamic performance. A unique sample-and-hold stage yields a full-power bandwidth of 1.1 GHz. The ADC12C170 operates from dual +3.3V and +1.8V power supplies and consumes 715 mW of power at 170 MSPS.

    The separate +1.8V supply for the digital output interface allows lower power operation with reduced noise. A power-down feature reduces the power consumption to 5 mW while still allowing fast wake-up time to full operation. In addition there is a sleep feature which consumes 50 mW of power and has a faster wake-up time.

    The differential inputs provide a full scale differential input swing equal to 2 times the reference voltage. A stable 1.0V internal voltage reference is provided, or the ADC12C170 can be operated with an external reference.

    Clock mode (differential versus single-ended) and output data format (offset binary versus 2's complement) are pin-selectable. A duty cycle stabilizer maintains performance over a wide range of input clock duty cycles.

    The ADC12C170 is pin compatible with the ADC14155, ADC11C125 and ADC11C170.

    It is available in a 48-lead LLP package and operates over the industrial temperature range of −40°C to +85°C.


    The ADC12C170 is a high-performance CMOS analog-to-digital converter capable of converting analog input signals into 12-Bit digital words at rates up to 170 Mega Samples Per Second (MSPS). This converter uses a differential, pipelined architecture with digital error correction and an on-chip sample-and-hold circuit to minimize power consumption and the external component count, while providing excellent dynamic performance. A unique sample-and-hold stage yields a full-power bandwidth of 1.1 GHz. The ADC12C170 operates from dual +3.3V and +1.8V power supplies and consumes 715 mW of power at 170 MSPS.

    The separate +1.8V supply for the digital output interface allows lower power operation with reduced noise. A power-down feature reduces the power consumption to 5 mW while still allowing fast wake-up time to full operation. In addition there is a sleep feature which consumes 50 mW of power and has a faster wake-up time.

    The differential inputs provide a full scale differential input swing equal to 2 times the reference voltage. A stable 1.0V internal voltage reference is provided, or the ADC12C170 can be operated with an external reference.

    Clock mode (differential versus single-ended) and output data format (offset binary versus 2's complement) are pin-selectable. A duty cycle stabilizer maintains performance over a wide range of input clock duty cycles.

    The ADC12C170 is pin compatible with the ADC14155, ADC11C125 and ADC11C170.

    It is available in a 48-lead LLP package and operates over the industrial temperature range of −40°C to +85°C.


    ダウンロード 字幕付きのビデオを表示 ビデオ

    技術資料

    star =TI が選定したこの製品の主要ドキュメント
    結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
    3 をすべて表示
    種類 タイトル 最新の英語版をダウンロード 日付
    * データシート ADC12C170 12-Bit, 170 MSPS, 1.1 GHz Bandwidth A/D Converter with CMOS Outpu(jp) データシート (Rev. D 翻訳版) 最新英語版 (Rev.E) PDF | HTML 2009年 4月 28日
    アプリケーション・ノート Drivng HSpeed ADCs w/LMH6521 DVGA for High IF AC-Coupled Apps (Rev. A) 2013年 4月 26日
    ユーザー・ガイド ADC12C170: 12-Bit, 170 MSPS Analog to Digital Converter User Guide 2012年 2月 21日

    設計と開発

    その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

    シミュレーション・ツール

    PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

    PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

    設計とシミュレーション向けの環境である PSpice for TI (...)
    パッケージ ピン数 ダウンロード
    WQFN (RHS) 48 オプションの表示

    購入と品質

    記載されている情報:
    • RoHS
    • REACH
    • デバイスのマーキング
    • リード端子の仕上げ / ボールの原材料
    • MSL 定格 / ピーク リフロー
    • MTBF/FIT 推定値
    • 材質成分
    • 認定試験結果
    • 継続的な信頼性モニタ試験結果
    記載されている情報:
    • ファブの拠点
    • 組み立てを実施した拠点

    サポートとトレーニング

    TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

    コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

    TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

    ビデオ