ホーム データ・コンバータ A/D コンバータ (ADC) 高速 ADC（≧10 MSPS）
ホーム
データ・コンバータ
A/D コンバータ (ADC)
高速 ADC（≧10 MSPS）

ADC12SJ1600-Q1

アクティブ

車載対応、JESD204C インターフェイス搭載、1 チャネル、12 ビット、1.6GSPS ADC

ご注文はこちら
データシート

ADC12SJ1600-Q1

アクティブ
データシート ご注文はこちら

製品詳細

Sample rate (max) (Msps) 1600 Resolution (Bits) 12 Number of input channels 1 Interface type JESD204B, JESD204C Analog input BW (MHz) 6000 Features High Performance, Low Power, Ultra High Speed Rating Automotive Peak-to-peak input voltage range (V) 0.8 Power consumption (typ) (mW) 1000 Architecture Folding Interpolating SNR (dB) 57 ENOB (bit) 9.1 SFDR (dB) 67 Operating temperature range (°C) -40 to 125 Input buffer Yes
Sample rate (max) (Msps) 1600 Resolution (Bits) 12 Number of input channels 1 Interface type JESD204B, JESD204C Analog input BW (MHz) 6000 Features High Performance, Low Power, Ultra High Speed Rating Automotive Peak-to-peak input voltage range (V) 0.8 Power consumption (typ) (mW) 1000 Architecture Folding Interpolating SNR (dB) 57 ENOB (bit) 9.1 SFDR (dB) 67 Operating temperature range (°C) -40 to 125 Input buffer Yes
FCCSP (AAV) 144 100 mm² 10 x 10
  • 車載アプリケーション用に AEC-Q100 認定取得済み
    • 温度グレード 1：–40℃～+125℃、TA
  • ADC コア：
    • 分解能：12 ビット
    • 最大サンプリング・レート：1.6GSPS
    • インターリーブなしのアーキテクチャ
    • 内部ディザリングにより高次高調波を低減
  • パフォーマンス仕様 (–1dBFS)：
    • SNR (100MHz)：57.4dBFS
    • ENOB (100MHz)：9.1 ビット
    • SFDR (100MHz)：64dBc
    • ノイズ・フロア (–20dBFS)：-147dBFS
  • フルスケール入力電圧：800mVPP-DIFF
  • フルパワー入力帯域幅：6GHz
  • JESD204C シリアル・データ・インターフェイス：
    • 合計 2～8 (クワッド / デュアル・チャネル) または 1～4 (シングル・チャネル) の SerDes レーン数に対応
    • 最大ボーレート：17.16Gbps
    • 64B/66B と 8B/10B のエンコード・モード
    • Subclass-1 サポートによる決定論的レイテンシ
    • JESD204B レシーバと互換
  • 内部サンプリング・クロック生成のオプション
    • PLL および VCO (7.2～8.2GHz) 内蔵
  • SYSREF ウィンドウ処理により同期が簡単
  • 4 つのクロック出力によりシステム・クロック供給を簡素化
    • FPGA または隣接 ADC 用のリファレンス・クロック
    • SerDes トランシーバ用のリファレンス・クロック
  • パルス式システム用のタイムスタンプ入力および出力
  • 消費電力 (1GSPS)：
    • クワッド・チャネル：477mW/チャネル
    • デュアル・チャネル：700mW/チャネル
    • シングル・チャネル：1000mW
  • 電源：1.1V、1.9V
  • 車載アプリケーション用に AEC-Q100 認定取得済み
    • 温度グレード 1：–40℃～+125℃、TA
  • ADC コア：
    • 分解能：12 ビット
    • 最大サンプリング・レート：1.6GSPS
    • インターリーブなしのアーキテクチャ
    • 内部ディザリングにより高次高調波を低減
  • パフォーマンス仕様 (–1dBFS)：
    • SNR (100MHz)：57.4dBFS
    • ENOB (100MHz)：9.1 ビット
    • SFDR (100MHz)：64dBc
    • ノイズ・フロア (–20dBFS)：-147dBFS
  • フルスケール入力電圧：800mVPP-DIFF
  • フルパワー入力帯域幅：6GHz
  • JESD204C シリアル・データ・インターフェイス：
    • 合計 2～8 (クワッド / デュアル・チャネル) または 1～4 (シングル・チャネル) の SerDes レーン数に対応
    • 最大ボーレート：17.16Gbps
    • 64B/66B と 8B/10B のエンコード・モード
    • Subclass-1 サポートによる決定論的レイテンシ
    • JESD204B レシーバと互換
  • 内部サンプリング・クロック生成のオプション
    • PLL および VCO (7.2～8.2GHz) 内蔵
  • SYSREF ウィンドウ処理により同期が簡単
  • 4 つのクロック出力によりシステム・クロック供給を簡素化
    • FPGA または隣接 ADC 用のリファレンス・クロック
    • SerDes トランシーバ用のリファレンス・クロック
  • パルス式システム用のタイムスタンプ入力および出力
  • 消費電力 (1GSPS)：
    • クワッド・チャネル：477mW/チャネル
    • デュアル・チャネル：700mW/チャネル
    • シングル・チャネル：1000mW
  • 電源：1.1V、1.9V

ADC12xJ1600-Q1 は、クワッド、デュアル、シングル・チャネル、12 ビット、1.6GSPS の A/D コンバータ (ADC) ファミリです。ADC12xJ1600-Q1 は、低消費電力、高いサンプリング・レート、12 ビットの分解能により、光検出および距離測定 (LiDAR) システムに理想的です。ADC12xJ1600-Q1 は 車載用アプリケーション向けに認定済みです。

6GHz のフルパワー入力帯域幅 (-3dB) により、周波数変調連続波 (FMCW) LiDAR システムに適した平坦な周波数応答と、パルス・ベースのシステムに適した狭いインパルス応答が得られます。このフルパワー入力帯域幅により、 L バンドおよび S バンド直接 RF サンプリングも可能です。

システムのハードウェア要件を緩和するため、いくつかのクロック供給機能が内蔵されています (例：サンプリング・クロックを生成するための電圧制御発振器 (VCO) を内蔵した内部位相ロック・ループ (PLL))。FPGA または ASIC のロジックと SerDes にクロックを供給するために 4 つのクロック出力が備わっています。パルス式システムのためにタイムスタンプ入力および出力が備わっています。

JESD204C シリアル・インターフェイスにより、プリント基板 (PCB) の配線の量を減らすことで、システムを小型化できます。インターフェイス・モードは 2～8 レーン (デュアル・チャネルとクワッド・チャネルのデバイスの場合)、または 1～4 レーン (シングル・チャネル・デバイスの場合) を最大 17.16Gbps の SerDes ボーレートでサポートしているため、各アプリケーションに最適な構成を実現できます。

ADC12xJ1600-Q1 は、クワッド、デュアル、シングル・チャネル、12 ビット、1.6GSPS の A/D コンバータ (ADC) ファミリです。ADC12xJ1600-Q1 は、低消費電力、高いサンプリング・レート、12 ビットの分解能により、光検出および距離測定 (LiDAR) システムに理想的です。ADC12xJ1600-Q1 は 車載用アプリケーション向けに認定済みです。

6GHz のフルパワー入力帯域幅 (-3dB) により、周波数変調連続波 (FMCW) LiDAR システムに適した平坦な周波数応答と、パルス・ベースのシステムに適した狭いインパルス応答が得られます。このフルパワー入力帯域幅により、 L バンドおよび S バンド直接 RF サンプリングも可能です。

システムのハードウェア要件を緩和するため、いくつかのクロック供給機能が内蔵されています (例：サンプリング・クロックを生成するための電圧制御発振器 (VCO) を内蔵した内部位相ロック・ループ (PLL))。FPGA または ASIC のロジックと SerDes にクロックを供給するために 4 つのクロック出力が備わっています。パルス式システムのためにタイムスタンプ入力および出力が備わっています。

JESD204C シリアル・インターフェイスにより、プリント基板 (PCB) の配線の量を減らすことで、システムを小型化できます。インターフェイス・モードは 2～8 レーン (デュアル・チャネルとクワッド・チャネルのデバイスの場合)、または 1～4 レーン (シングル・チャネル・デバイスの場合) を最大 17.16Gbps の SerDes ボーレートでサポートしているため、各アプリケーションに最適な構成を実現できます。
open-in-new その他の 高速 ADC（≧10 MSPS） を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスにアップグレード機能を搭載した、ドロップ・イン代替製品
ADC12DJ1600-Q1 アクティブ 車載対応、JESD204C インターフェイスと統合型のサンプル・クロック・ジェネレータ搭載、2 チャネル、12 ビット、1.6GSPS ADC Dual version
比較対象デバイスと同等の機能で、ピン配置が異なる製品
ADC09SJ1300-Q1 アクティブ 車載対応、JESD204C インターフェイス搭載、シングルチャネル、9 ビット、1.3GSPS A/D コンバータ (ADC) Pin and function compatible with lower resolution

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート ADC12xJ1600-Q1 クワッド / デュアル / シングル・チャネル、1.6GSPS、12 ビット、JESD204C インターフェイス搭載のアナログ / デジタル・コンバータ (ADC) データシート (Rev. A 翻訳版) PDF | HTML 英語版 (Rev.A) PDF | HTML 2021年 11月 8日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

ADC12QJ1600EVM — ADC12QJ1600 JESD204C インターフェイス搭載、クワッドチャネル、12 ビット、1.6GSPS ADC の評価基板

ADC12QJ1600 評価基板 (EVM) を使用すると、ADC12QJ1600-Q1 製品を評価できます。ADC12QJ1600-Q1 は、バッファ付きアナログ入力を採用しているほか、JESD204B/C インターフェイス実装のデジタル・ダウンコンバータを内蔵した、低消費電力、12 ビット、クワッドチャネル、1.6GSPS の A/D コンバータ (ADC) です。この評価基板 (EVM) は、トランス結合型のアナログ入力を複数採用しており、多様な信号源と広い周波数範囲に対応できます。

この評価基板 (EVM) は、JESD204B/C クロック・ジェネレータである LMK04828 (...)

ユーザー ガイド: PDF
TI.com で取り扱いなし
評価ボード

TSW12QJ1600EVM — ADC12QJ1600-Q1 8 チャネル (同期 4 チャネル x 2 組)、12 ビット、1.6GSPS、JESD204C インターフェイス搭載 ADC の評価基板

TSW12QJ1600 評価基板 (EVM) を使用すると、さまざまなフロント・エンド・オプションが利用できる A/D コンバータ (ADC) である ADC12QJ1600-Q1 を評価できます。ADC12QJ1600-Q1 は、4 個のアナログ入力チャネルを実装し、最大 1.6GSPS (ギガサンプル/秒) のサンプリング・レートで動作できる 12 ビット ADC です。

このデザインは、2 個の ADC12QJ1600-Q1 デバイスを同じプリント基板 (PCB) に搭載しています。このデザインを活用して、複数の ADC (...)

ユーザー ガイド: PDF
TI.com で取り扱いなし
ファームウェア

TI-JESD204-IP — 高速データ・コンバータへの FPGA 接続に役立つ、JESD204 Rapid Design IP (JESD204 採用の迅速設計知的財産)

JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション・ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように設計者を支援します。

JESD204 rapid design IP (迅速設計知的財産) は、TI (...)

リクエスト
シミュレーション・モデル

ADC12QJ1600 IBIS-AMI Model

SBAM512.ZIP (68 KB) - IBIS-AMI Model
ダウンロード
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
パッケージ ピン数 ダウンロード
FCCSP (AAV) 144 オプションの表示
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ