AFE7799
- ダイレクト・アップコンバージョン・アーキテクチャに基づくクワッド・トランスミッタ
- チェーンごとに最大 600MHz の RF 送信帯域幅
- ゼロ IF ダウンコンバージョン・アーキテクチャに基づくクワッド・レシーバ
- チェーンごとに最大 200MHz の RF 受信帯域幅
- RF サンプリング ADC に基づくフィードバック・チェーン
- 最大 600MHz の RF 受信帯域幅
- RF 周波数範囲:600MHz~6GHz
- TX および RX LO 用の広帯域フラクショナル N PLL、VCO
- データ・コンバータ・クロック生成専用の整数 N PLL、VCO
- JESD204B および JESD204C SerDes インターフェイスに対応
- 8 つの SerDes トランシーバ (最高 29.5Gbps)
- 8b/10b および 64b/66b エンコード
- 16 ビット、12 ビット、24 ビット、32 ビットのフォーマット
- サブクラス 1 のマルチデバイス同期
- パッケージ:17mm × 17mm BGA、0.8mm ピッチ
AFE7799 は高性能のマルチチャネル・トランシーバであり、4 つのダイレクト・アップコンバージョン・トランスミッタ・チェーン、4 つのダイレクト・ダウンコンバージョン・レシーバ・チェーン、2 つの広帯域 RF サンプリング・デジタイジング補助チェーン (フィードバック・パス) を統合しています。トランスミッタおよびレシーバ・チェーンのダイナミック・レンジが大きいため、ワイヤレス基地局の 2G、3G、4G、5G 信号を生成および受信できます。AFE7799 は消費電力が低く多くのチャネルを統合できるため、消費電力とサイズの制約が厳しい 4G および 5G Massive MIMO 基地局に適しています。広帯域でダイナミック・レンジが大きいフィードバック・パスは、トランスミッタ・チェーンのパワー・アンプのデジタル・プリディストーション (DPD) に役立ちます。SerDes が高速なため、入出力データを転送するために必要なレーン数を減らすことができます。
AFE7799 の各レシーバ・チェーンには、広帯域パッシブ IQ 復調器を接続した 28dB レンジのデジタル・ステップ・アッテネータ (DSA) と、プログラム可能なアンチ・エイリアス・ローパス・フィルタ付きベースバンド・アンプが含まれ、連続時間型シグマ・デルタ ADC を駆動します。RX チェーンは最大 200MHz の瞬時帯域幅 (IBW) を受信できます。レシーバの各チャネルには 2 つのアナログ・ピーク電力検出器と、各種のデジタル電力検出器が搭載されており、レシーバ・チャネルを外部または内部から自律的に AGC 制御するのに役立ちます。また、デバイスの信頼性を確保するための RF 過負荷検出器も搭載されています。内蔵の QMC (直交ミスマッチ補償) アルゴリズムは、特定の信号の注入やオフラインでの較正を行う必要なしに、RX チェーンの I と Q のバランスのミスマッチ (不整合) を継続的に監視および補正できます。
トランスミッタの各チェーンには、2 つの 14 ビット、3Gsps IQ DAC に続き、プログラマブル再構成および DAC イメージ除去フィルタと、39dB レンジのゲイン制御付き広帯域 RF アンプを駆動する IQ 変調器が含まれます。TX チェーンには QMC および LO リーク・キャンセル・アルゴリズムが統合されているため、FB パスを利用して TX チェーンの IQ ミスマッチと LO リークを常時追跡および修正できます。
FB パスは RF サンプリング・アーキテクチャに基づいており、14 ビット、3Gsps RF ADC を駆動する入力 RF DSA を内蔵しています。このダイレクト・サンプリング・アーキテクチャにより、本質的に広帯域なレシーバ・チェーンを実現し、TX チェーン実装の較正を簡単にしています。各 FB パスは、観測する 2 つの RF 入力帯域を高速に切り替えることができる 2 つの独立した NCO を内蔵しています。

詳細リクエスト
商用ワイヤレス特化型 AFE7799 の詳細なデータシートや他の設計リソースをご確認ください。 ご請求
その他のさまざまなアプリケーションについては、TI の汎用 RF サンプリング AFE をご覧ください。
技術資料
種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | AFE7799 フィードバック・パス搭載、クワッド・チャネル、RF トランシーバ データシート | PDF | HTML | 英語版 | PDF | HTML | 2019年 6月 6日 |
ユーザー・ガイド | Interfacing AFE7769DEVM With the Hitek Agilex eSOM7 FPGA | PDF | HTML | 2023年 9月 28日 | |||
アプリケーション・ノート | Using AFE77xx in a Digital Pre-distortion System (Rev. B) | 2021年 9月 2日 | ||||
アプリケーション・ノート | System Design Considerations when Upgrading from JESD204B to JESD204C (Rev. A) | 2021年 4月 5日 | ||||
アプリケーション・ノート | Time Division Duplexing (TDD) in AFE77xx Integrated Transceiver (Rev. A) | 2021年 4月 5日 | ||||
アプリケーション・ノート | AFE76xx, AFE77xx, and AFE79xx JESD204 Layer Testing | 2020年 4月 15日 | ||||
ユーザー・ガイド | AFE77xx Latte GUI | 2019年 7月 25日 | ||||
アプリケーション・ノート | Temp Profile to Maintain Optimum FIT Performance | 2019年 7月 23日 | ||||
アプリケーション・ノート | Controlling Latte GUI from Python | 2019年 7月 8日 | ||||
アプリケーション・ノート | AFE77xx Power Solutions | 2019年 6月 25日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
AFE7769-3P5EVM — AFE7769 3.5GHz サポート、クワッドチャネル RF トランシーバの評価基板
AFE7769-3P5 評価基板 (EVM) を使用すると、統合型 RF トランシーバである AFE77xx ファミリを評価できます。AFE7769 と AFE7799 の各デバイスは、最大 4 個の送信チャネル、4 個の受信チャネル、2 個のフィードバック チャネル (4T4R2F) をサポートするほか、データ コンバータのクロックと局部発振器 (LO) を生成するための複数のフェーズ ロック ループ (PLL) と複数の電圧制御発振器 (VCO) を統合しており、LO の周波数は 600MHz ~ 6GHz の範囲で調整可能です。
AFE7769-3P5EVM は、RF (無線周波数) (...)
AFE7769EVM — AFE7769 クワッドチャネル RF トランシーバの評価基板
AFE7769 評価基板 (EVM) を使用すると、統合型 RF トランシーバである AFE77xx ファミリを評価できます。AFE77xx デバイスは、最大 4 個の送信チャネル、4 個の受信チャネル、2 個のフィードバック チャネル (4T4R2F) をサポートするほか、データ コンバータのクロックと局部発振器 (LO) を生成するための複数のフェーズ ロック ループ (PLL) と複数の電圧制御発振器 (VCO) を統合しており、LO の周波数は 600MHz ~ 6GHz の範囲で調整可能です。
この標準的な EVM は、特に 600MHz ~ 2700MHz (...)
HTK-3P-AGILEX-ESOM7 — HITEK Agilex eSOM7 with FMC+ connector to RF transceiver EVMs
The Hitek Systems eSOM7 interfaces with the AFE8092, AFE8030, AFE7952, and AFE7920 through an FPGA mezzanine card (FMC) connector. It provides a quick evaluation and prototyping platform for 5G wireless solutions based on Intel’s latest high-performance 10-nm Agilex F-Series FPGA.
TI204C-IP — Request for JESD204 rapid design IP
The JESD204 rapid design IP has been designed to enable FPGA engineers to achieve an accelerated path to a working JESD204 system. The IP has been architected in a way that downstream digital processing and other application logic are isolated from most of the performance- and timing-critical (...)
サポート対象の製品とハードウェア
製品
高速 DAC (10MSPS 超過)
高速 ADC(≧10 MSPS)
RF トランシーバ
RF トランスミッタ
パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
---|---|---|
FCBGA (ABJ) | 400 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点