DAC38J84

アクティブ

クワッドチャネル、16 ビット、2.5GSPS、1x ~ 16x 補間 D/A コンバータ (DAC)

製品詳細

Resolution (Bits) 16 Number of DAC channels 4 Interface type JESD204B Sample/update rate (Msps) 2500 Features Ultra High Speed Rating Catalog Interpolation 16x, 1x, 2x, 4x, 8x Power consumption (typ) (mW) 1859 SFDR (dB) 81 Architecture Current Source Operating temperature range (°C) -40 to 85 Reference type Int
Resolution (Bits) 16 Number of DAC channels 4 Interface type JESD204B Sample/update rate (Msps) 2500 Features Ultra High Speed Rating Catalog Interpolation 16x, 1x, 2x, 4x, 8x Power consumption (typ) (mW) 1859 SFDR (dB) 81 Architecture Current Source Operating temperature range (°C) -40 to 85 Reference type Int
FCCSP (AAV) 144 100 mm² (10 mm × 10 mm)
  • Resolution: 16-Bit
  • Maximum Sample Rate:
    • DAC37J84: 1.6 GSPS
    • DAC38J84: 2.5 GSPS
  • Maximum Input Data Rate: 1.23GSPS
  • JESD204B Interface
    • 8 JESD204B Serial Input Lanes
    • 12.5 Gbps Maximum Bit Rate per Lane
    • Subclass 1 Multi-DAC Synchronization
  • On-Chip Very Low Jitter PLL
  • Selectable 1x -16x Interpolation
  • Independent Complex Mixers with 48-bit NCO/
    or ±n×Fs/8
  • Wideband Digital Quadrature Modulator Correction
  • Sinx/x Correction Filters
  • Fractional Sample Group Delay Correction
  • Multi-Band Mode: Digital Summation of Independent
    Complex Signals
  • 3/4-Wire Serial Control Bus (SPI):1.5V – 1.8V
  • Integrated Temperature Sensor
  • JTAG Boundary Scan
  • Terminal-Compatible with Dual-Channel DAC37J82/
    DAC38J82 Family
  • Power Dissipation: 1.8W at 2.5GSPS
  • Package: 10x10mm, 144-Ball Flip-Chip BGA
  • Resolution: 16-Bit
  • Maximum Sample Rate:
    • DAC37J84: 1.6 GSPS
    • DAC38J84: 2.5 GSPS
  • Maximum Input Data Rate: 1.23GSPS
  • JESD204B Interface
    • 8 JESD204B Serial Input Lanes
    • 12.5 Gbps Maximum Bit Rate per Lane
    • Subclass 1 Multi-DAC Synchronization
  • On-Chip Very Low Jitter PLL
  • Selectable 1x -16x Interpolation
  • Independent Complex Mixers with 48-bit NCO/
    or ±n×Fs/8
  • Wideband Digital Quadrature Modulator Correction
  • Sinx/x Correction Filters
  • Fractional Sample Group Delay Correction
  • Multi-Band Mode: Digital Summation of Independent
    Complex Signals
  • 3/4-Wire Serial Control Bus (SPI):1.5V – 1.8V
  • Integrated Temperature Sensor
  • JTAG Boundary Scan
  • Terminal-Compatible with Dual-Channel DAC37J82/
    DAC38J82 Family
  • Power Dissipation: 1.8W at 2.5GSPS
  • Package: 10x10mm, 144-Ball Flip-Chip BGA

The terminal-compatible DAC37J84/DAC38J84 family is a low power, 16-bit, quad-channel, 1.6/2.5 GSPS digital to analog converter (DAC) with JESD204B interface.

Digital data is input to the device through 1, 2, 4 or 8 configurable serial JESD204B lanes running up to 12.5 Gbps with on-chip termination and programmable equalization. The interface allows JESD204B Subclass 1 SYSREF based deterministic latency and full synchronization of multiple devices.

The device includes features that simplify the design of complex transmit architectures. Fully bypassable 2x to 16x digital interpolation filters with over 90 dB of stop-band attenuation simplify the data interface and reconstruction filters. An on-chip 48-bit Numerically Controlled Oscillator (NCO) and independent complex mixers allow flexible and accurate carrier placement.

A high-performance low jitter PLL simplifies clocking of the device without significant impact on the dynamic range. The digital Quadrature Modulator Correction (QMC) and Group Delay Correction (QDC) enable complete IQ compensation for gain, offset, phase, and group delay between channels in direct up-conversion applications. A programmable Power Amplifier (PA) protection mechanism is available to provide PA protection in cases when the abnormal power behavior of the input data is detected.

The terminal-compatible DAC37J84/DAC38J84 family is a low power, 16-bit, quad-channel, 1.6/2.5 GSPS digital to analog converter (DAC) with JESD204B interface.

Digital data is input to the device through 1, 2, 4 or 8 configurable serial JESD204B lanes running up to 12.5 Gbps with on-chip termination and programmable equalization. The interface allows JESD204B Subclass 1 SYSREF based deterministic latency and full synchronization of multiple devices.

The device includes features that simplify the design of complex transmit architectures. Fully bypassable 2x to 16x digital interpolation filters with over 90 dB of stop-band attenuation simplify the data interface and reconstruction filters. An on-chip 48-bit Numerically Controlled Oscillator (NCO) and independent complex mixers allow flexible and accurate carrier placement.

A high-performance low jitter PLL simplifies clocking of the device without significant impact on the dynamic range. The digital Quadrature Modulator Correction (QMC) and Group Delay Correction (QDC) enable complete IQ compensation for gain, offset, phase, and group delay between channels in direct up-conversion applications. A programmable Power Amplifier (PA) protection mechanism is available to provide PA protection in cases when the abnormal power behavior of the input data is detected.

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
16 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート Quad-Channel, 16-Bit, 1.6/2.5 GSPS, Digital-to-Analog Converters データシート (Rev. B) PDF | HTML 2014/03/24
アプリケーション・ノート DAC3xJ8x Device Initialization and SYSREF Configuration 2017/09/27
ユーザー・ガイド TSW14J10 FMC-USB Interposer Card User's Guide (Rev. B) 2016/09/28
設計ガイド Wideband Receiver With 66AK2L06 JESD204B Attach to ADC32RF80 Reference Design 2016/09/23
アプリケーション・ノート 66AK2L06 JESD Attach to ADC12J4000/DAC38J84 Getting Started Guide (Rev. B) 2016/06/20
ユーザー・ガイド TSW14J50 User's Guide (Rev. A) 2016/04/25
ユーザー・ガイド TSW14J56 JESD204B High-Speed Data Capture/ Pattern Generator Card User's Guide (Rev. C) PDF | HTML 2016/01/11
技術記事 RF sampling: clocking is the key every time PDF | HTML 2015/12/11
技術記事 Are 66AK2L06 SoCs an answer to miniaturization of test and measurement equipment? PDF | HTML 2015/12/02
設計ガイド 66AK2L06 JESD Attach to ADC12J4000 / DAC38J84 Design Guide (Rev. A) 2015/10/22
アプリケーション・ノート System solution for avionics & defense 2015/09/23
技術記事 RF sampling: digital mixers make mixing fun PDF | HTML 2015/09/17
ホワイト・ペーパー Ready to make the jump to JESD204B? White Paper (Rev. B) 2015/03/19
EVM ユーザー ガイド (英語) Altera JESD204B IP Core and TI DAC37J84 Hardware Checkout Report (Rev. A) 2014/09/15
設計ガイド Analog Interfacing Networks for DAC348x and Modulators (TIDA-00077) (Rev. A) 2013/08/14
アプリケーション・ノート High Speed, Digital-to-Analog Converters Basics (Rev. A) 2012/10/23

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

DAC38J84EVM — DAC38J84 クワッドチャネル、16 ビット、2.5GSPS、1x ~ 16x 補間 DAC の評価基板

 DAC3XJ8XEVM は高速 JESD204B インターフェイス DAC の DAC3XJ8X ファミリ製品である DAC37J82DAC37J84DAC38J82DAC38J84 を評価するための評価基板 (EVM) です。オンボードのクロック処理ソリューション (LMK04828)、トランス結合型出力、包括的な電源ソリューション、使いやすいソフトウェア GUI、USB インターフェイスを搭載しています。

DAC3XJ8XEVM は高速データ コンバータ評価向けの High Speed Data Converter Pro (HSDCPro) ソフトウェア ツールを通じて、TI の (...)

ユーザー ガイド: PDF
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
ファームウェア

SLAC690 — TSW14J10EVM Xilinx Firmware Source

サポート対象の製品とハードウェア
ファームウェア

TI204C-IP — Request for JESD204 rapid design IP

JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。

JESD204 rapid design IP は、TI の高速データ (...)

サポート対象の製品とハードウェア
評価基板 (EVM) 向けの GUI

DATACONVERTERPRO-SW — 高速データ コンバータ向け Pro GUI インストーラー、v5.31

この高速データ コンバータ Pro GUIは、PC (Windows® XP/7/10 対応) 向けプログラムであり、TI の大半の高速データ コンバータである A/D コンバータ (ADC) や D/A コンバータ (DAC) と、アナログ フロント エンド (AFE) の各プラットフォームの評価を支援するために設計されました。DATACONVERTERPRO-SW は、データ キャプチャとパターン ジェネレータのカードである TSW14xxx シリーズ全体をサポートする設計を採用しており、時間ドメインと周波数ドメインの両方でデータ (...)

サポート対象の製品とハードウェア
評価基板 (EVM) 向けの GUI

SLAC644 — DAC3XJ8XEVM Software

サポート対象の製品とハードウェア
評価基板 (EVM) 向けの GUI

SLAC661 — TSW3xJ8xEVM Software

サポート対象の製品とハードウェア
シミュレーション・モデル

DAC38J84 IBIS Model

SLAM197.ZIP (50 KB) - IBIS モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

DAC38RF8x IBIS-AMI Model (Rev. A)

SLAM343A.ZIP (24658 KB) - IBIS-AMI モデル
サポート対象の製品とハードウェア
リファレンス・デザイン

TIDA-00335 — 高帯域幅、高周波トランスミッタのリファレンス デザイン

このリファレンス デザインでは、DAC38J84 のような電流源 DAC を TRF3704 変調器と組み合わせて、高帯域および高周波のアプリケーションをサポートする場合に必要とされる回路の変更を示します。  TRF3704 は、広帯域ベースバンドに対応可能な 6 GHz モジュレータです。  DAC38J84 は、ベースバンド帯域幅の 600MHz をサポートできる 2.5GSPS のコンバータです。  この組み合わせにより、従来の高性能通信システムでは実現が困難だった周波数帯および帯域幅での動作が可能になります。

サポート対象の製品とハードウェア
リファレンス・デザイン

TIDA-00409 — 1GHz 帯域幅、デュアル チャネル トランスミッタ、最大 4GHz、リファレンス デザイン

TSW38J84 EVM リファレンス デザインは、LO 内蔵の、広帯域のデュアル送信ソリューションを実証するプラットフォームを提供します。  このリファレンス デザインでは、高性能モジュレータとともに 2.5GSPS の DAC38J84 デバイスを使用しています: TRF3722 (内蔵 PLL/VCO を含む) と TRF3705。TRF3722 と TRF3705 を組み合わせることで、デュアル送信ソリューションを構成できます。TRF3722 は両方のモジュレータ用のローカル オシレータ (LO) を生成します。DAC38J84 (...)

サポート対象の製品とハードウェア
リファレンス・デザイン

TIDA-00684 — 高帯域幅の任意波形発生器リファレンス デザイン:DC または AC 結合、高電圧出力対応

TIDA–00684 リファレンス デザインでは、クワッド チャネルの TSW3080 評価基板 (EVM) が開発されており、DAC38J84 とアクティブ アンプ インターフェースを組み合わせて、任意波形発生器のフロントエンドをどのように構成できるかを示しています。DAC38J84 は、最大更新速度 2.5 GSPS で 16 ビットの分解能を持つ 4 つの DAC チャネルを備えています。THS3217 は、広帯域、差動からシングルエンドへの出力を提供します。THS3095 は最大 26VP–P の高いダイナミック レンジ出力を提供します。LMH5401 (...)
サポート対象の製品とハードウェア
リファレンス・デザイン

TIDA-00996 — 同期式マルチ トランスミッタのリファレンス デザイン:複数の DAC を時間整合させる方法

現代のモバイル通信システムにおける通信距離、データ レート、信頼性をさらに向上させるために、システム設計者は空間ダイバーシティと空間多重化の組み合わせを実現するために、マルチアンテナ送信システムにさらに重点を置いています。このような実装により、伝送媒体におけるパス損失やマルチパス効果をさらに補償することが可能になります。これらの実装は、通信距離やデータ レートの向上、信頼性の改善にもつながる可能性があります。ビーム フォーミング技術を用いたマルチアンテナ (...)

サポート対象の製品とハードウェア
リファレンス・デザイン

TIDEP0034 — 66AK2L06 JESD204B アタッチ / 広帯域 ADC/DAC 搭載 DSP + ARM プロセッサ

このリファレンス デザインは、高速データ コンバータへの接続に FPGA や ASIC を使用しているデベロッパーを対象にしており、性能の向上、コスト、消費電力、サイズの大幅低減により、開発期間の短縮が可能になり、JESD204B インターフェイスとデジタル フロント エンド (DFE) 処理機能を統合した広範囲で利用できる初のプロセッサを搭載しています。ADC12J4000 と DAC38J84 に接続すると、試験、測定、防衛アプリケーション向けの効率的なソリューションを実現できます。

サポート対象の製品とハードウェア
リファレンス・デザイン

TIDEP0060 — DSP+ARM SoC を使用した最適化されたレーダー システムのリファレンス デザイン

このリファレンス デザインは、高速データコンバータへの接続に FPGA や ASIC を使用している最新のレーダー システム デベロッパーを対象にしており、性能の向上、コスト、消費電力、サイズの大幅低減により、開発期間の短縮が可能になり、JESD204B インターフェイスとデジタル フロント エンド (DFE) 処理機能を統合した広範囲で利用できる初のプロセッサを搭載しています。ADC14X250 と DAC38J84 を接続すると、レーダー、電子戦、コンピューティング プラットフォーム、トランスポンダなど、航空と防衛の各アプリケーションに適した効率的なソリューションを実現できます。
サポート対象の製品とハードウェア
リファレンス・デザイン

TIDEP0081 — ADC32RF80 に JESD204B 接続を行う 66AK2L06 を用いた広帯域受信機リファレンス デザイン

広帯域受信システムの開発者で、高速データコンバータをベースバンド プロセッサに接続するために現在 FPGA や ASIC を使用している人々に向けたもので、市場投入までの時間を短縮しつつ、性能を向上させ、コスト、消費電力、サイズを大幅に削減することが求められている場合に最適なソリューションです。このリファレンス デザインは、JESD204B インターフェイスとデジタル フロント エンド処理 (DFE) を統合しており、広く供給されるようになった初めてのプロセッサ製品を搭載しています。ADC32RF80DAC38J84 (...)
サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
FCCSP (AAV) 144 Ultra Librarian

購入と品質

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ