ホーム インターフェイス LVDS、M-LVDS、PECL の各 IC
ホーム
インターフェイス
LVDS、M-LVDS、PECL の各 IC

DS90LV110T

アクティブ

1 入力 10 出力、LVDS のデータとクロックの分配器

ご注文はこちら
データシート

DS90LV110T

アクティブ
データシート ご注文はこちら

製品詳細

Function Repeater, Translator Protocols CML, LVDS, PECL Number of transmitters 10 Number of receivers 1 Signaling rate (Mbps) 800 Input signal LVDS, LVPECL, PECL Output signal LVDS Rating Catalog Operating temperature range (°C) -40 to 85
Function Repeater, Translator Protocols CML, LVDS, PECL Number of transmitters 10 Number of receivers 1 Signaling rate (Mbps) 800 Input signal LVDS, LVPECL, PECL Output signal LVDS Rating Catalog Operating temperature range (°C) -40 to 85
TSSOP (PW) 28 62.08 mm² (9.7 mm × 6.4 mm)
  • Low jitter 800 Mbps fully differential data path
  • 145 ps (typ) of pk-pk jitter with PRBS = 223−1 data pattern at 800 Mbps
  • Single +3.3 V Supply
  • Less than 413 mW (typ) total power dissipation
  • Balanced output impedance
  • Output channel-to-channel skew is 35ps (typ)
  • Differential output voltage (VOD) is 320mV (typ) with 100Ω termination load.
  • LVDS receiver inputs accept LVPECL signals
  • Fast propagation delay of 2.8 ns (typ)
  • Receiver input threshold < ±100 mV
  • 28 lead TSSOP package
  • Conforms to ANSI/TIA/EIA-644 LVDS standard

All trademarks are the property of their respective owners.

  • Low jitter 800 Mbps fully differential data path
  • 145 ps (typ) of pk-pk jitter with PRBS = 223−1 data pattern at 800 Mbps
  • Single +3.3 V Supply
  • Less than 413 mW (typ) total power dissipation
  • Balanced output impedance
  • Output channel-to-channel skew is 35ps (typ)
  • Differential output voltage (VOD) is 320mV (typ) with 100Ω termination load.
  • LVDS receiver inputs accept LVPECL signals
  • Fast propagation delay of 2.8 ns (typ)
  • Receiver input threshold < ±100 mV
  • 28 lead TSSOP package
  • Conforms to ANSI/TIA/EIA-644 LVDS standard

All trademarks are the property of their respective owners.

DS90LV110 is a 1 to 10 data/clock distributor utilizing LVDS (Low Voltage Differential Signaling) technology for low power, high speed operation. Data paths are fully differential from input to output for low noise generation and low pulse width distortion. The design allows connection of 1 input to all 10 outputs. LVDS I/O enable high speed data transmission for point-to-point interconnects. This device can be used as a high speed differential 1 to 10 signal distribution / fanout replacing multi-drop bus applications for higher speed links with improved signal quality. It can also be used for clock distribution up to 400MHz.

The DS90LV110 accepts LVDS signal levels, LVPECL levels directly or PECL with attenuation networks.

The LVDS outputs can be put into TRI-STATE by use of the enable pin.

For more details, please refer to the Application Information section of this datasheet.

DS90LV110 is a 1 to 10 data/clock distributor utilizing LVDS (Low Voltage Differential Signaling) technology for low power, high speed operation. Data paths are fully differential from input to output for low noise generation and low pulse width distortion. The design allows connection of 1 input to all 10 outputs. LVDS I/O enable high speed data transmission for point-to-point interconnects. This device can be used as a high speed differential 1 to 10 signal distribution / fanout replacing multi-drop bus applications for higher speed links with improved signal quality. It can also be used for clock distribution up to 400MHz.

The DS90LV110 accepts LVDS signal levels, LVPECL levels directly or PECL with attenuation networks.

The LVDS outputs can be put into TRI-STATE by use of the enable pin.

For more details, please refer to the Application Information section of this datasheet.
filter その他の LVDS、M-LVDS、PECL の各 IC を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと類似の機能。
DS90LV110AT アクティブ フェイルセーフ対応、1 入力 10 出力、LVDS のデータとクロックの分配器 Includes failsafe

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート DS90LV110T 1 to 10 LVDS Data/Clock Distributor データシート (Rev. I) 2013/04/16
アプリケーション・ノート LVDS技術の概要 英語版 1998/10/05

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・モデル

IBIS Model for DS90LV110AT 1 to 10 LVDS Data/Clock Distributor

SNLM152.IBS (92 KB) - IBIS モデル
サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
TSSOP (PW) 28 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ