ホーム インターフェイス LVDS、M-LVDS、PECL の各 IC

DS90LV110T

アクティブ

1 入力 10 出力、LVDS のデータとクロックの分配器

製品詳細

Function Repeater, Translator Protocols CML, LVDS, PECL Number of transmitters 10 Number of receivers 1 Supply voltage (V) 3.3 Signaling rate (MBits) 800 Input signal LVDS, LVPECL, PECL Output signal LVDS Rating Catalog Operating temperature range (°C) -40 to 85
Function Repeater, Translator Protocols CML, LVDS, PECL Number of transmitters 10 Number of receivers 1 Supply voltage (V) 3.3 Signaling rate (MBits) 800 Input signal LVDS, LVPECL, PECL Output signal LVDS Rating Catalog Operating temperature range (°C) -40 to 85
TSSOP (PW) 28 62.08 mm² 9.7 x 6.4
  • 800Mbps の低ジッタ完全差動データ・パス
  • 800Mbps における疑似ランダム・ビット列PRBS = 223 &3150; 1
    データ・パターンでのピーク・ツー・ピーク・ジッタ145ps (typ)
  • + 3.3V 単一電源
  • 消費電力413mW (typ) 以下
  • 平衡出力インピーダンス
  • 出力チャネル間スキュー35ps (typ)
  • 差動出力電圧(VOD) は終端負荷100Ω で320mV (typ)
  • LVPECL 信号入力可能なLVDS レシーバ
  • 2.8ns (typ) の高速な伝搬遅延時間
  • ± 100mV 以下のレシーバ入力スレッショルド
  • 28 ピンTSSOP パッケージ
  • ANSI/TIA/EIA-644 のLVDS 規格に適合

  • 800Mbps の低ジッタ完全差動データ・パス
  • 800Mbps における疑似ランダム・ビット列PRBS = 223 &3150; 1
    データ・パターンでのピーク・ツー・ピーク・ジッタ145ps (typ)
  • + 3.3V 単一電源
  • 消費電力413mW (typ) 以下
  • 平衡出力インピーダンス
  • 出力チャネル間スキュー35ps (typ)
  • 差動出力電圧(VOD) は終端負荷100Ω で320mV (typ)
  • LVPECL 信号入力可能なLVDS レシーバ
  • 2.8ns (typ) の高速な伝搬遅延時間
  • ± 100mV 以下のレシーバ入力スレッショルド
  • 28 ピンTSSOP パッケージ
  • ANSI/TIA/EIA-644 のLVDS 規格に適合

DS90LV110 は、LVDS (Low Voltage Differential Signaling) 技術を採用した、低電力で高速動作の1:10 データ/ クロック分配 器です。データ・パスは、ノイズの発生とパルス幅歪みを抑えるために、入力から出力まですべて差動回路で構成されていま す。このような設計により、1 つの入力ビットから10 個の出力ビットすべてへの接続が可能です。また、LVDS による入出力 により、一対一接続で高速なデータ転送が可能になります。このデバイスは、高速の差動1:10 信号分配/ ファンアウトとして 使用でき、信号品質の向上した高速リンク用にマルチドロップ・バス・アプリケーションを置き換えられます。また、最高400MHz のクロック分配にも使用できます。

DS90LV110 は、LVDS レベルまたはLVPECL レベルであれば直接入力でき、またPECL レベルの信号はアッテネータを介す ることでインタフェース可能です。

さらに、LVDS 出力は、イネーブル・ピンを用いてTRI-STATE&sup>®状態にできます。

詳細は「アプリケーション情報」を参照してください。

DS90LV110 は、LVDS (Low Voltage Differential Signaling) 技術を採用した、低電力で高速動作の1:10 データ/ クロック分配 器です。データ・パスは、ノイズの発生とパルス幅歪みを抑えるために、入力から出力まですべて差動回路で構成されていま す。このような設計により、1 つの入力ビットから10 個の出力ビットすべてへの接続が可能です。また、LVDS による入出力 により、一対一接続で高速なデータ転送が可能になります。このデバイスは、高速の差動1:10 信号分配/ ファンアウトとして 使用でき、信号品質の向上した高速リンク用にマルチドロップ・バス・アプリケーションを置き換えられます。また、最高400MHz のクロック分配にも使用できます。

DS90LV110 は、LVDS レベルまたはLVPECL レベルであれば直接入力でき、またPECL レベルの信号はアッテネータを介す ることでインタフェース可能です。

さらに、LVDS 出力は、イネーブル・ピンを用いてTRI-STATE&sup>®状態にできます。

詳細は「アプリケーション情報」を参照してください。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート DS90LV110T 1 to 10 LVDS Data/Clock Distributor (jp) データシート (Rev. H 翻訳版) 最新英語版 (Rev.I) PDF | HTML 2011年 6月 7日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・モデル

IBIS Model for DS90LV110AT 1 to 10 LVDS Data/Clock Distributor

SNLM152.IBS (92 KB) - IBIS Model
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
パッケージ ピン数 ダウンロード
TSSOP (PW) 28 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ