ホーム インターフェイス LVDS、M-LVDS、PECL の各 IC

DS92LV040A

アクティブ

4 チャネル・バス LVDS トランシーバ

製品詳細

Function Transceiver Protocols BLVDS Number of transmitters 4 Number of receivers 4 Supply voltage (V) 3.3 Signaling rate (MBits) 155 Input signal LVDS, LVTTL Output signal LVDS, LVTTL Rating Catalog Operating temperature range (°C) -40 to 85
Function Transceiver Protocols BLVDS Number of transmitters 4 Number of receivers 4 Supply voltage (V) 3.3 Signaling rate (MBits) 155 Input signal LVDS, LVTTL Output signal LVDS, LVTTL Rating Catalog Operating temperature range (°C) -40 to 85
WQFN (NJN) 44 49 mm² 7 x 7
  • Bus LVDS信号
  • 伝搬遅延: ドライバ2.3ns (最大値)、レシーバ3.2ns (最大値)
  • 低消費電力CMOS設計
  • 100%遷移時間: ドライバ1ns (標準値)、レシーバ1.3ns (標準値)
  • 高速転送レート(155Mbps超)

  • VID=200mVでの同相電圧範囲は0.1V~2.3V
  • レシーバ感度: 70mV
  • ポート・ピンでの開放および終端時のフェイルセーフ機能のサポート
  • 3.3V動作
  • グリッチの生じない電源オン/オフ(ドライバおよびレシーバのディセーブルによる)
  • 低容量(標準値5pF)のBus LVDS負荷
  • 平衡出力インピーダンス
  • 44ピンWQFNパッケージで供給
  • 電源オフ時に高インピーダンスとなるバス・ピン
    (VCC=0V)
  • Bus LVDS信号
  • 伝搬遅延: ドライバ2.3ns (最大値)、レシーバ3.2ns (最大値)
  • 低消費電力CMOS設計
  • 100%遷移時間: ドライバ1ns (標準値)、レシーバ1.3ns (標準値)
  • 高速転送レート(155Mbps超)

  • VID=200mVでの同相電圧範囲は0.1V~2.3V
  • レシーバ感度: 70mV
  • ポート・ピンでの開放および終端時のフェイルセーフ機能のサポート
  • 3.3V動作
  • グリッチの生じない電源オン/オフ(ドライバおよびレシーバのディセーブルによる)
  • 低容量(標準値5pF)のBus LVDS負荷
  • 平衡出力インピーダンス
  • 44ピンWQFNパッケージで供給
  • 電源オフ時に高インピーダンスとなるバス・ピン
    (VCC=0V)

DS92LV040Aは、バックプレーンおよびケーブルでの伝送に最適な、高速かつ低消費電力のBus LVDSインターフェイス用トランシーバです。このデバイスは、3.3V単一電源で動作し、4チャネル分の差動ライン・ドライバとレシーバを内蔵しています。Bus LVDS側は、ドライバ出力とレシーバ入力を内部で接続してバス負荷を小さくしています。このデバイスはフロースルー型のピン配置を採用していますので、プリント基板の設計ではコネクタとピン間のスタブ長を短くすることができます。

このドライバは3V LVTTLレベル入力(シングルエンド)を、差動のBus LVDS (BLVDS)出力レベルに変換します。これにより、EMIを低減しつつ低消費電力で高速動作を実現します。また、差動信号により、±1V以上の同相電圧ノイズ除去が実現されます。

レシーバのスレッショルドは+0/-70mVを下回ります。レシーバは差動Bus LVDS信号を標準的な(LVTTL/LVCMOS)レベルに変換できます(詳細については、「アプリケーション情報」セクションを参照してください)。

DS92LV040Aは、バックプレーンおよびケーブルでの伝送に最適な、高速かつ低消費電力のBus LVDSインターフェイス用トランシーバです。このデバイスは、3.3V単一電源で動作し、4チャネル分の差動ライン・ドライバとレシーバを内蔵しています。Bus LVDS側は、ドライバ出力とレシーバ入力を内部で接続してバス負荷を小さくしています。このデバイスはフロースルー型のピン配置を採用していますので、プリント基板の設計ではコネクタとピン間のスタブ長を短くすることができます。

このドライバは3V LVTTLレベル入力(シングルエンド)を、差動のBus LVDS (BLVDS)出力レベルに変換します。これにより、EMIを低減しつつ低消費電力で高速動作を実現します。また、差動信号により、±1V以上の同相電圧ノイズ除去が実現されます。

レシーバのスレッショルドは+0/-70mVを下回ります。レシーバは差動Bus LVDS信号を標準的な(LVTTL/LVCMOS)レベルに変換できます(詳細については、「アプリケーション情報」セクションを参照してください)。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート DS92LV040A 4チャネルBus LVDSトランシーバ データシート (Rev. E 翻訳版) PDF | HTML 英語版 (Rev.E) PDF | HTML 2018年 2月 1日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・モデル

DS92LV040A IBIS Model

SNOM273.ZIP (32 KB) - IBIS Model
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
WQFN (NJN) 44 Ultra Librarian

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用原材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ