LM25115
- Self-synchronization to Main Channel Output
- Free-run Mode for Buck Regulation of DC Input
- Leading Edge Pulse Width Modulation
- Voltage-mode Control with Current Injection and Input Line Feed-forward
- Operates from AC or DC Input up to 42V
- Wide 4.5V to 30V Bias Supply Range
- Wide 0.75V to 13.5V Output Range.
- Top and Bottom Gate Drivers Sink 2.5A Peak
- Adaptive Gate Driver Dead-time Control
- Wide Bandwidth Error Amplifier (4MHz)
- Programmable Soft-start
- Thermal Shutdown Protection
- TSSOP-16 or Thermally Enhanced WSON-16 Packages
All trademarks are the property of their respective owners.
The LM25115 controller contains all of the features necessary to implement multiple output power converters utilizing the Secondary Side Post Regulation (SSPR) technique. The SSPR technique develops a highly efficient and well regulated auxiliary output from the secondary side switching waveform of an isolated power converter. Regulation of the auxiliary output voltage is achieved by leading edge pulse width modulation (PWM) of the main channel duty cycle. Leading edge modulation is compatible with either current mode or voltage mode control of the main output. The LM25115 drives external high side and low side NMOS power switches configured as a synchronous buck regulator. A current sense amplifier provides overload protection and operates over a wide common mode input range. Additional features include a low dropout (LDO) bias regulator, error amplifier, precision reference, adaptive dead time control of the gate signals and thermal shutdown.
技術資料
種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
---|---|---|---|---|---|---|
* | データシート | LM25115 Secondary Side Post Regulator Controller データシート (Rev. A) | 2013年 4月 1日 | |||
ホワイト・ペーパー | Valuing wide VIN, low EMI synchronous buck circuits for cost-driven, demanding a (Rev. A) | 2019年 4月 10日 | ||||
セレクション・ガイド | 電源 IC セレクション・ガイド 2018 (Rev. R 翻訳版) | 英語版 (Rev.R) | 2018年 9月 13日 | |||
ホワイト・ペーパー | コストが重視される、要求の厳しいアプリケーション向けのワイドVin、低EMIの同期整流方式降圧型回路の評価 | 最新英語版 (Rev.A) | 2017年 1月 31日 | |||
Analog Design Journal | Reduce buck-converter EMI and voltage stress by minimizing inductive parasitics | 2016年 7月 21日 | ||||
EVM ユーザー ガイド (英語) | AN-1368 LM5115/5025A Evaluation Board (Rev. A) | 2013年 4月 26日 | ||||
EVM ユーザー ガイド (英語) | AN-1367 LM5115 HV DC Evaluation Board (Rev. B) | 2013年 4月 24日 | ||||
EVM ユーザー ガイド (英語) | AN-1542 LM5115A Evaluation Board (Rev. B) | 2013年 4月 24日 | ||||
アプリケーション・ノート | Minimizing FET Losses For a High Input Rail Buck Converter (Rev. A) | 2013年 4月 23日 | ||||
アプリケーション・ノート | Minimizing FET Losses For a High Input Rail Buck Converter (jp) | 最新英語版 (Rev.A) | 2007年 9月 5日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LM25115 Unencrypted PSpice Transient Model Package (Rev. A)
パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
---|---|---|
TSSOP (PW) | 16 | Ultra Librarian |
WSON (NHQ) | 16 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点