PCI2050B
- Two 32-bit, 66-MHz PCI buses
- 3.3-V core logic with universal PCI interfaces compatible
with 3.3-V and 5-V PCI signaling environments - Internal two-tier arbitration for up to nine secondary
bus masters and supports an external secondary bus arbiter - Ten secondary PCI clock outputs
- Independent read and write buffers for each direction
- Burst data transfers with pipeline architecture to maximize
data throughput in both directions - Supports write combing for enhanced data throughput
- Up to three delayed transactions in both directions
- Supports the frame-to-frame delay of only four PCI clocks
from one bus to another - Bus locking propagation
- Predictable latency per PCI Local Bus Specification
- Architecture configurable for PCI Bus Power Management
Interface Specification - CompactPCI hot-swap functionality
- Secondary bus is driven low during reset
- VGA/palette memory and I/O decoding options
- Advanced submicron, low-power CMOS technology
- 208-terminal PDV, 208-terminal PPM, or 257-terminal
MicroStar BGA™ package
The Texas Instruments PCI2050B PCI-to-PCI bridge provides a high performance connection path between two peripheral component interconnect (PCI) buses operating at a maximum bus frequency of 66-MHz. Transactions occur between masters on one and targets on another PCI bus, and the PCI2050B bridge allows bridged transactions to occur concurrently on both buses. The bridge supports burst mode transfers to maximize data throughput, and the two bus traffic paths through the bridge act independently.
The PCI2050B bridge is compliant with the PCI Local Bus Specification, and can be used to overcome the electrical loading limits of 10 devices per PCI bus and one PCI device per extension slot by creating hierarchical buses. The PCI2050B provides two-tier internal arbitration for up to nine secondary bus masters and may be implemented with an external bus arbiter.
The CompactPCI™ hot-swap extended PCI capability makes the PCI2050B bridge an ideal solution for multifunction compact PCI cards and adapting single function cards to hot-swap compliance.
The PCI2050B bridge is compliant with the PCI-to-PCI Bridge Specification (Revision 1.1). The PCI2050B bridge provides compliance for PCI Bus Power Management Interface Specification (Revision 1.1). The PCI2050B bridge has been designed to lead the industry in power conservation and data throughput. An advanced CMOS process achieves low system power consumption while operating at PCI clock rates up to 66-MHz.
技術資料
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | PCI-to-PCI Bridge, PCI2050B データシート (Rev. G) | 2013年 4月 15日 | |||
| * | エラッタ | PCI2050B Errata (Rev. B) | 2009年 4月 9日 | |||
| * | ユーザー・ガイド | HSSC MicroStar BGA Discontinued and Redesigned | 2022年 5月 8日 | |||
| アプリケーション・ノート | Comparing the PCI2050B to the PCI2050 | 2006年 2月 3日 | ||||
| アプリケーション・ノート | Difference Between the Intel 21150ac/bc and the PCI2050/2050B (Rev. B) | 2005年 11月 15日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA は DesignSoft (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| LQFP (PDV) | 208 | Ultra Librarian |
| NFBGA (ZWT) | 257 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。