All trademarks are the property of their respective owners.
The SCANSTA111 extends the IEEE Std. 1149.1 test bus into a multidrop test bus environment. The advantage of a multidrop approach over a single serial scan chain is improved test throughput and the ability to remove a board from the system and retain test access to the remaining modules. Each SCANSTA111 supports up to 3 local IEEE 1149.1 scan rings which can be accessed individually or combined serially. Addressing is accomplished by loading the instruction register with a value matching that of the Slot inputs. Backplane and inter-board testing can easily be accomplished by parking the local TAP Controllers in one of the stable TAP Controller states via a Park instruction. The 32-bit TCK counter enables built in self test operations to be performed on one port while other scan chains are simultaneously tested.
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | SCANSTA111 Enhanced SCAN Bridge Multidrop Addressable IEEE 1149.1 (JTAG) Port データシート (Rev. K) | 2013年 4月 12日 | |||
| アプリケーション・ノート | AN-1259 SCANSTA112 Designer's Reference (Rev. H) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | AN-1312 SCANSTA111/SCANSTA112 Scan Bridge Timing (Rev. B) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | Simplified Program of Xilinx Devices Using a SCANSTA111/112 JTAG Scan Chain Mux (Rev. C) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | Simplified Programming of Altera FPGAs Using CSANSTA111/112 JTAG Scan Chain Mux (Rev. D) | 2013年 4月 26日 | ||||
| アプリケーション・ノート | JTAG Advanced Capabilities and System Design | 2009年 3月 19日 | ||||
| アプリケーション・ノート | Partition IEEE 1149.1 SCAN Chains for Manageability! | 2003年 3月 6日 |
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
TINA は DesignSoft (...)
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| NFBGA (NZA) | 49 | オプションの表示 |
| TSSOP (DGG) | 48 | オプションの表示 |
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。