SN65MLVD204A
- 100Mbps までの信号速度、50MHz までのクロック周波数に対応する 低電圧差動 30Ω～55Ω ライン ドライバおよびレシーバ(1)
- Type-1 レシーバは 25mV のヒステリシス付き (SN65MLVD200A、SN65MLVD202A)
- Type-2 レシーバはオフセット (100mV) スレッショルドによりオープン回路およびアイドル バス状況を検出 (SN65MLVD204A、SN65MLVD205A)
- マルチポイント データ交換について M-LVDS 規格 TIA/EIA-899 に適合またはそれを上回る性能準拠またはこれを上回る
- ドライバ出力電圧の遷移時間制御による信号品質の向上
- -1V～3.4V の同相電圧範囲により、2V のグランド ノイズでデータ転送が可能
- ディセーブル時または VCC ≤ 1.5V 時に バス ピンが高インピーダンス
- 200Mbps のデバイスも利用可能 (SN65MLVD201、SN65MLVD203、SN65MLVD206、SN65MLVD207)
- 8kV を超えるバス ピン ESD 保護
- 利用可能なパッケージ：
- 8 ピン SOIC SN65MLVD200A、SN65MLVD204A
- 14 ピン SOIC SN65MLVD202A、SN65MLVD205A
- SN65MLVD200、SN65MLVD202A、SN65MLVD204A、SN65MLVD205A デバイスに対する改良された代替品
(1)ラインの信号速度とは、1 秒あたりの電圧遷移回数を bps (ビット/秒) で表したものです。
SN65MLVD20xx のデバイスは、最高 100Mbps の信号速度で動作するよう最適化されたマルチポイント低電圧差動 (M-LVDS) ライン ドライバおよびレシーバです。すべての部品がマルチポイント低電圧差動信号伝送 (M-LVDS) 規格 TIA/EIA-899 に準拠しています。
SN65MLVD20xx のデバイスには、従来のデバイスと比較して拡張されている機能があります。改良部分として、ドライバ出力のスルー レート制御により無終端スタブからの反射を最小化し、シグナル インテグリティ (信号品質) を強化する機能が挙げられます。さらに、バス ピンに対する 8kV ESD 保護により堅牢性が向上しています。フットプリントの定義は同じであるため、簡単なドロップイン交換によりシステム性能のアップグレードが可能です。
これらのデバイスは、-40℃～85℃での動作が規定されています。
技術資料
| 種類 | タイトル | 最新の英語版をダウンロード | 日付 | |||
|---|---|---|---|---|---|---|
| * | データシート | SN65MLVD20xx マルチポイント LVDS ライン ドライバおよびレシーバ データシート (Rev. E 翻訳版) | PDF | HTML | 英語版 (Rev.E) | PDF | HTML | 2024年 8月 26日 |
| アプリケーション・ノート | An Introduction to M-LVDS and Clock and Data Distribution Applications (Rev. C) | PDF | HTML | 2023年 6月 22日 | |||
| アプリケーション概要 | How Far, How Fast Can You Operate MLVDS? | 2018年 8月 6日 | ||||
| アプリケーション・ノート | SPI-Based Data Acquisition/Monitor Using the TLC2551 Serial ADC (Rev. A) | 2001年 11月 20日 |
設計および開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
MLVD20XBEVM — SN65MLVD203B and SN65MLVD204B full-duplex and half-duplex multipoint LVDS (M-LVDS) evaluation module
MLVD20XEVM — M-LVDS 評価モジュール
SN65MLVD203B は全二重トランシーバ、SN65MLVD204B は半二重トランシーバです。
SN65MLVD2-3EVM — SN65MLVD2-3EVM Evaluation Module
The SN65MLVD2 and SN65MLVD3 are single-channel M-LVDS receivers. These devices are designed in full compliance with the TIA/EIA-899 (M-LVDS) standard, which are optimized to operate at signaling rates up to250 Mbps. Each receiver channel is controlled by a receive enable (/RE). When /RE = low, (...)
PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®
設計とシミュレーション向けの環境である PSpice for TI (...)
TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム
TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)
TINA は DesignSoft (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| SOIC (D) | 8 | Ultra Librarian |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL 定格 / ピーク リフロー
- MTBF/FIT 推定値
- 使用原材料
- 認定試験結果
- 継続的な信頼性モニタ試験結果
- ファブの拠点
- 組み立てを実施した拠点
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。