SN74CB3Q3245
- High-Bandwidth Data Path (up to 500MHz)
- Equivalent to IDTQS3VH384 Device
- 5V Tolerant I/Os With Device Powered Up or Powered Down
- Low and Flat ON-State Resistance (ron) Characteristics Over Operating Range (ron = 4Ω Typ)
- Rail-to-Rail Switching on Data I/O Ports
- 0 to 5V Switching With 3.3V VCC
- 0 to 3.3V Switching With 2.5V VCC
- Bidirectional Data Flow With Near-Zero Propagation Delay
- Low Input/Output Capacitance Minimizes Loading and Signal Distortion (Cio(OFF) = 3.5pF Typ)
- Fast Switching Frequency (f OE = 20MHz Max)
- Data and Control Inputs Provide Undershoot Clamp Diodes
- Low Power Consumption (ICC = 1mA Typical)
- VCC Operating Range From 2.3V to 3.6V
- Data I/Os Support 0 to 5V Signaling Levels (0.8V, 1.2V, 1.5V, 1.8V, 2.5V, 3.3V, 5V)
- Control Inputs Can Be Driven by TTL or 5V/3.3V CMOS Outputs
- Ioff Supports Partial-Power-Down Mode Operation
- Latch-Up Performance Exceeds 100mA Per JESD 78, Class II
- ESD Performance Tested Per JESD 22
- 2000V Human-Body Model (A114B, Class II)
- 1000V Charged-Device Model (C101)
- Supports Both Digital and Analog Applications: PCI Interface, Differential Signal Interface, Memory Interleaving, Bus Isolation, Low-Distortion Signal Gating
The SN74CB3Q3245 device is a high-bandwidth FET bus switch utilizing a charge pump to elevate the gate voltage of the pass transistor, providing a low and flat ON-state resistance (ron). The low and flat ON-state resistance allows for minimal propagation delay and supports rail-to-rail switching on the data input/output (I/O) ports. The device also features low data I/O capacitance to minimize capacitive loading and signal distortion on the data bus. Specifically designed to support high-bandwidth applications, the SN74CB3Q3245 device provides an optimized interface device designed for broadband communications, networking, and data-intensive computing systems.
The SN74CB3Q3245 device is organized as an 8-bit bus switch with a single output-enable ( OE) input. When OE is low, the bus switch is ON and the A port is connected to the B port, allowing bidirectional data flow between ports. When OE is high, the bus switch is OFF and a high-impedance state exists between the A and B ports.
This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry prevents damaging current backflow through the device when the device is powered down. The device has isolation during power off.
To verify the high-impedance state during power up or power down, OE must be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | SN74CB3Q3245 8-Bit FET Bus Switch 2.5V/3.3V Low-Voltage High-Bandwidth Bus Switch データシート (Rev. C) | PDF | HTML | 2026/08/20 | ||
| アプリケーション・ノート | テキサス インスツルメンツの信号スイッチの選定 | PDF | HTML | PDF | HTML | 2026/06/29 | ||
| アプリケーション・ノート | Multiplexers and Signal Switches Glossary (Rev. B) | PDF | HTML | 2021/12/01 | |||
| アプリケーション概要 | Eliminate Power Sequencing with Powered-off Protection Signal Switches (Rev. C) | PDF | HTML | 2021/01/06 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LEADED-ADAPTER1 — TI の 5、8、10、16、24 ピン リード付きパッケージの迅速なテスト向けの表面実装から DIP ヘッダへのアダプタ
EVM-LEADED1 ボードは、TI の一般的なリード付きパッケージによる迅速なテストとブレッド ボードへの対応を可能にします。 TI の D、DBQ、DCT、DCU、DDF、DGS、DGV、PW 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントを用意しています。
TIDA-00299 — EtherCATスレーブとマルチプロトコル産業用イーサネットのリファレンス デザイン
このリファレンス デザインは、EMC 耐性が高いコスト最適化済みの EtherCAT スレーブ (デュアル ポート) を実装しているほか、アプリケーション プロセッサ向けの SPI インターフェイスを搭載しています。このハードウェア設計は、AMIC110 産業用通信プロセッサを使用しており、マルチプロトコルの産業用イーサネットとフィールド バスをサポートすることができます。このデザインは、5V 単一電源電圧で動作します。1 個の PMIC を使用して、必要なオンボード レールをすべて生成します。EtherCAT スレーブ スタックは、AMIC110 上、またはシリアル ペリフェラル (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| TSSOP (PW) | 20 | Ultra Librarian |
| TVSOP (DGV) | 20 | Ultra Librarian |
| SSOP (DBQ) | 20 | Ultra Librarian |
| VQFN (RGY) | 20 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。