ADC12DJ5200SE
- ADC core:
- 12-bit resolution
- Up to 10.4GSPS in single-channel mode
- Up to 5.2GSPS in dual-channel mode
- Single Ended 50Ω Inputs:
- Analog input range (–3dB): 2 to 6.3GHz
- Full-scale input power (4.5GHz): - 1.25dBm
- Flexible VCM: AC coupled with no DC path to GND or supply
- Performance specifications:
- Noise floor (2.3GHz, –20dBFS,INPUTFS = 1.5dBm):
- Dual-channel mode: –149dBFS/Hz
- Single-channel mode: –151.5dBFS/Hz
- ENOB (dual channel, FIN = 2.3GHz): 8.5 Bits
- Noise floor (2.3GHz, –20dBFS,INPUTFS = 1.5dBm):
- Noiseless aperture delay (tAD) adjustment:
- Precise sampling control: 19fs Step
- Simplifies synchronization and interleaving
- Temperature and voltage invariant delays
- Easy-to-use synchronization features:
- Automatic SYSREF timing calibration
- Timestamp for sample marking
- JESD204C serial data interface:
- Maximum lane rate: 17.16Gbps
- Support for 64b/66b and 8b/10b encoding
- 8b/10b modes are JESD204B compatible
- Optional digital down-converters (DDC):
- 4x, 8x, 16x and 32x complex decimation
- Four independent 32-Bit NCOs per DDC
- Peak RF Input Power: +26.25dBm (+ 27.5dBFS, 560x fullscale power)
- Programmable FIR filter for equalization
- Power consumption: 4W
- Power supplies: 1.1V, 1.9V
The ADC12DJ5200SE is an RF-sampling, giga-sample, analog-to-digital converter (ADC) with integrated input baluns. The ADC12DJ5200SE can be configured as a dual-channel, 5.2 GSPS ADC or single-channel, 10.4 GSPS ADC. The -3dB input frequency range of 2 to 6.3GHz enables direct RF sampling of S-band and C-band for frequency agile systems.
The ADC12DJ5200SE uses a high-speed JESD204C output interface with up to 16 serialized lanes supporting up to 17.16Gbps line rate. Deterministic latency and multi-device synchronization is supported through JESD204C subclass-1. The JESD204C interface can be configured to trade-off line rate and number of lanes. Both 8b/10b and 64b/66b data encoding schemes are supported. 64b/66b encoding supports forward error correction (FEC) for improved bit error rates. The interface is backwards compatible with JESD204B receivers.
Innovative synchronization features, including noiseless aperture delay adjustment and SYSREF windowing, simplify system design for multi-channel applications. Optional digital down converters (DDCs) are available to provide digital conversion to baseband and to reduce the interface rate. A programmable FIR filter allows on-chip equalization.
기술 자료
| 유형 | 직함 | 날짜 | ||
|---|---|---|---|---|
| * | Data sheet | ADC12DJ5200SE 10.4GSPS Single-Channel or 5.2GSPS Dual-Channel, 12-bit, RF-Sampling Analog-to-Digital Converter (ADC) with Integrated Baluns datasheet (Rev. B) | PDF | HTML | 2024/06/03 |
| User guide | ADCxxDJxx00RF Evaluation Module User's Guide (Rev. B) | PDF | HTML | 2023/03/02 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
ADC12DJ5200SEEVM — ADC12DJ5200SE 단일 종단 입력 RF 샘플링 12비트 ADC용 평가 모듈
ADC12DJ5200SE 평가 모듈(EVM)은 ADC12DJ5200SE 아날로그-디지털 변환기(ADC)를 평가하는 용도로 사용되는 플랫폼입니다. ADC12DJ5200SE는 듀얼 채널 모드로 샘플링 속도 최대 5.2GSPS, 또는 싱글 채널 모드에서 10.4GSPS에서 작동할 수 있는 듀얼 채널 12비트 ADC입니다. ADC12DJ5200SEEVM 출력 데이터는 표준 JESD204C 고속 직렬 인터페이스를 통해 전송됩니다.
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| FCCSP (AAV) | 144 | Ultra Librarian |
주문 및 품질
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.