產品詳細資料

Bits (#) 1 Data rate (max) (Mbps) 420 Topology Push-Pull Direction control (typ) Direction-controlled Vin (min) (V) 1.65 Vin (max) (V) 5.5 Vout (min) (V) 1.65 Vout (max) (V) 5.5 Applications GPIO Features Overvoltage tolerant inputs, Partial power down (Ioff), Vcc isolation Prop delay (ns) 3.9 Technology family LVC Supply current (max) (mA) 0.004 Rating Catalog Operating temperature range (°C) -40 to 85
Bits (#) 1 Data rate (max) (Mbps) 420 Topology Push-Pull Direction control (typ) Direction-controlled Vin (min) (V) 1.65 Vin (max) (V) 5.5 Vout (min) (V) 1.65 Vout (max) (V) 5.5 Applications GPIO Features Overvoltage tolerant inputs, Partial power down (Ioff), Vcc isolation Prop delay (ns) 3.9 Technology family LVC Supply current (max) (mA) 0.004 Rating Catalog Operating temperature range (°C) -40 to 85
SOT-5X3 (DRL) 6 2.56 mm² (1.6 mm × 1.6 mm) DSBGA (YZP) 6 2.1875 mm² (— mm × — mm) SOT-SC70 (DCK) 6 4.2 mm² (2 mm × 2.1 mm) SOT-23 (DBV) 6 8.12 mm² (2.9 mm × 2.8 mm) USON (DPK) 6 2.56 mm² (1.6 mm × 1.6 mm)
  • ESD protection exceeds JESD 22:
    • 2000V Human-Body Model (A114-A)
    • 200V Machine Model (A115-A)
    • 1000V Charged-Device Model (C101)
  • Available in the Texas Instruments NanoFree™ package
  • Fully configurable dual-rail design allows each port to operate over the full 1.65V to 5.5V power-supply range
  • VCC isolation feature – if either VCC input is at GND, both ports are in the high-impedance state
  • DIR input circuit referenced to VCCA
  • Low power consumption, 4µA maximum ICC
  • ±24mA output drive at 3.3V
  • Ioff supports partial-power-down mode operation
  • Maximum data rates
    • 420Mbps (3.3V to 5V translation)
    • 210Mbps (translate to 3.3V)
    • 140Mbps (translate to 2.5V)
    • 75Mbps (translate to 1.8V)
  • Latch-up performance exceeds 100mA per JESD 78, Class II
  • ESD protection exceeds JESD 22:
    • 2000V Human-Body Model (A114-A)
    • 200V Machine Model (A115-A)
    • 1000V Charged-Device Model (C101)
  • Available in the Texas Instruments NanoFree™ package
  • Fully configurable dual-rail design allows each port to operate over the full 1.65V to 5.5V power-supply range
  • VCC isolation feature – if either VCC input is at GND, both ports are in the high-impedance state
  • DIR input circuit referenced to VCCA
  • Low power consumption, 4µA maximum ICC
  • ±24mA output drive at 3.3V
  • Ioff supports partial-power-down mode operation
  • Maximum data rates
    • 420Mbps (3.3V to 5V translation)
    • 210Mbps (translate to 3.3V)
    • 140Mbps (translate to 2.5V)
    • 75Mbps (translate to 1.8V)
  • Latch-up performance exceeds 100mA per JESD 78, Class II

This single-bit noninverting bus transceiver uses two separate configurable power-supply rails. The A port is designed to track VCCA. VCCA accepts any supply voltage from 1.65V to 5.5V. The B port is designed to track VCCB. VCCB accepts any supply voltage from 1.65V to 5.5V. This allows for universal low-voltage bidirectional translation between any of the 1.8V, 2.5V, 3.3V, and 5V voltage nodes.

The SN74LVC1T45 is designed for asynchronous communication between two data buses. The logic levels of the direction-control (DIR) input activate either the B-port outputs or the A-port outputs. The device transmits data from the A bus to the B bus when the B-port outputs are activated and from the B bus to the A bus when the A-port outputs are activated. The input circuitry is always active on both A and B ports and must have a logic HIGH or LOW level applied to prevent excess ICC and ICCZ.

The SN74LVC1T45 is designed so that the DIR input is powered by VCCA. This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down. The VCC isolation feature is designed so that if either VCC input is at GND, then both ports are in the high-impedance state.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This single-bit noninverting bus transceiver uses two separate configurable power-supply rails. The A port is designed to track VCCA. VCCA accepts any supply voltage from 1.65V to 5.5V. The B port is designed to track VCCB. VCCB accepts any supply voltage from 1.65V to 5.5V. This allows for universal low-voltage bidirectional translation between any of the 1.8V, 2.5V, 3.3V, and 5V voltage nodes.

The SN74LVC1T45 is designed for asynchronous communication between two data buses. The logic levels of the direction-control (DIR) input activate either the B-port outputs or the A-port outputs. The device transmits data from the A bus to the B bus when the B-port outputs are activated and from the B bus to the A bus when the A-port outputs are activated. The input circuitry is always active on both A and B ports and must have a logic HIGH or LOW level applied to prevent excess ICC and ICCZ.

The SN74LVC1T45 is designed so that the DIR input is powered by VCCA. This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down. The VCC isolation feature is designed so that if either VCC input is at GND, then both ports are in the high-impedance state.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

下載 觀看有字幕稿的影片 影片

您可能會感興趣的類似產品

open-in-new 比較替代產品
針腳對針腳的功能與所比較的裝置相同。
TXU0102 現行 具相同方向通道之雙通道固定方向位準移位器 2 channel fixed direction level translator
TXU0202 現行 具有反向通道的雙通道固定方向位準移位器 2 channel fixed direction level translator

技術文件

設計與開發

如需其他條款或必要資源,請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

5-8-LOGIC-EVM — 適用於 5 針腳至 8 針腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模組

靈活的 EVM 旨在支援任何針腳數為 5 至 8 支且採用 DCK、DCT、DCU、DRL 或 DBV 封裝的裝置。
使用指南: PDF
支援產品和硬體
有庫存
限制:
??asset.out-of-stock-ti_zh_TW??
無法提供
開發板

AVCLVCDIRCNTRL-EVM — 適用於方向控制雙向轉換裝置、支援 AVC 和 LVC 的通用 EVM

通用 EVM 的設計可支援一、二、四、八通道 LVC 及 AVC 方向控制的轉換裝置。此外也支援相同通道數量的匯流排保留與汽車 -Q1 裝置。AVC 是低電壓轉換裝置,具較低驅動強度 12mA。LVC 是較高的電壓轉換裝置,範圍從 1.65 到 5.5V 且具較高驅動強度 32mA。

使用指南: PDF
支援產品和硬體
有庫存
限制:
??asset.out-of-stock-ti_zh_TW??
無法提供
開發板

TMP126EVM — 適用於高密精密度 SPI 溫度感測器的 TMP126 評估模組

TMP126-Q1 是一款高準確度的 0.5°C 數位溫度感測器,支援 -55°C 至 175°C 的環境溫度範圍。TMP126-Q1 具有 14 位元簽署溫度解析度(每 LSB 為 0.03125°C),可在 1.62 V 至 5.5 V 的供電範圍內運作。本裝置具備優異的 PSR ,可在整個供電範圍內維持準確度。其中具備快速轉換率、低供應電流及簡易三線 SPI 相容介面,適合各式各樣的廣泛應用。

TMP126EVM 提供簡易方式,協助使用者開始使用 TMP126。EVM (評估模組) 和 GUI (圖形使用者介面) 的設計旨在提供使用者快速設定以評估 (...)

使用指南: PDF | HTML
支援產品和硬體
模擬型號

HSPICE MODEL OF SN74LVC1T45

SCEJ231.ZIP (94 KB) - HSpice 模型
支援產品和硬體
模擬型號

SN74LVC1T45 IBIS Model (Rev. C)

SCEM401C.ZIP (99 KB) - IBIS 模型
支援產品和硬體
模擬型號

SN74LVC1T45 TINA-TI Reference Design (Rev. A)

SCEM545A.TSC (23812 KB) - TINA-TI 參考設計
支援產品和硬體
模擬型號

SN74LVC1T45 TINA-TI Spice Model (Rev. A)

SCEM546A.ZIP (7 KB) - TINA-TI Spice 模型
支援產品和硬體
參考設計

TIDA-00725 — 高頻寬光學前端參考設計

此參考設計實作並測量了一個完整的 120MHz 高頻寬光學前端,其中包含高速跨阻抗放大器、全差動放大器和帶有 JESD204B 介面的高速 14 位元 160MSPS ADC。  提供硬體和軟體,用於評估系統對內建雷射驅動器和二極體產生的高速光脈衝的響應性能,適用於包括光時域反射測量 (OTDR) 在內的應用。

支援產品和硬體
參考設計

TIDA-060025 — 可將 LIDAR 與飛行時間 (ToF) 應用的跨阻抗頻寬最大化的參考設計

此設計展示了具有飛時測距 (ToF) 距離量測電路的高速光纖傳輸媒介,該媒介使用光纖傳輸媒介,可適應任何類型的 ToF 量測,例如自由空間。此設計具備領先業界的 2.5-V 輸出線性轉阻前端,具備 10kΩ 增益及超過 200-MHz 頻寬,可進行高精度量測。接收的訊號會使用在短時間模式下運作的 TDC7201 轉換器數位化,進而將裝置的量測精確度從 12ns 提升至 250ps,進一步強化設計的高精確度本質。此量測透過 LaunchPad™ 開發套件上的 MSP430 微控制器進行控制,以利簡易隨插即用相容性。整體而言,相較於需要高速 ADC 和 FPGA (...)
支援產品和硬體
參考設計

TIDC-CC3200MODLAUNCHXL — SimpleLink™ Wi-Fi® CC3200 模組 LaunchPad

CC3200MODLAUNCHXL 是裝載 CC3200MOD 的低成本評估平台。SimpleLink™ CC3200MOD 為無線微控制器 (MCU) 模組,整合以 ARM® Cortex™-M4 為基礎的 MCU,允許客戶使用單一裝置開發整套應用程式。模組 LaunchPad 也具備可編程的使用者按鈕、適用於自訂應用程式的 RGB LED、溫度及加速計感測器,以及可偵錯的板載模擬。LaunchPad 可堆疊接頭介面展示在與現有 BoosterPack 附加電路板上的其他周邊設備介接時,如何擴充 CC3200MOD 的功能性,例如圖形顯示、音訊轉碼器、天線選擇、環境感測及其他更多項目。

支援產品和硬體
參考設計

TIDEP0046 — 基於 AM57x 使用 OpenCL 進行 DSP 加速的 Monte-Carlo 模擬參考設計

TI 的高性能 ARM® Cortex®-A15 型 AM57x 處理器也整合了 C66x DSP。這些 DSP 的設計可處理工業、汽車及金融應用領域中經常需要的高訊號和資料處理任務。AM57x OpenCL 實作可讓使用者輕鬆利用 DSP 加速功能執行高運算任務,同時使用標準程式設計模型和語言,因此也就不需要深入了解 DSP 架構。TIDEP0046 TI 參考設計提供使用 DSP 加速功能的範例,以運用標準 C/C++ 程式碼產生超長序列的正常隨機數字。

支援產品和硬體
參考設計

TIDEP0047 — 採用 TI AM57x 處理器參考設計的電源和熱能設計考量

這是以 AM57x 處理器和配套 TPS659037 電源管理積體電路 (PMIC) 為基礎的參考設計。  此設計特別強調針對採用 AM57x 和 TPS659037 設計的系統,在重要電源和散熱設計方面的考量與技術。  其中包括涵蓋電源管理設計、配電網路 (PDN) 設計考量、散熱設計考量、估算功耗及功耗摘要的參考資料與文件。  

支援產品和硬體
封裝 針腳 CAD 符號、佔位空間與 3D 模型
SOT-5X3 (DRL) 6 Ultra Librarian
DSBGA (YZP) 6 Ultra Librarian
SOT-SC70 (DCK) 6 Ultra Librarian
SOT-23 (DBV) 6 Ultra Librarian
USON (DPK) 6 Ultra Librarian

訂購與品質

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

內容係由 TI 和社群貢獻者依「現狀」提供,且不構成 TI 規範。檢視使用條款

若有關於品質、封裝或訂購 TI 產品的問題,請參閱 TI 支援。​​​​​​​​​​​​​​

影片