UVLO はゲート ドライバの重要な機能で、バイアス供給電圧が規定値未満になった場合にゲート ドライバ出力をオフにすることで、SiC MOSFET を保護します。UVLO なしのゲート ドライバのバイアス電源電圧がより低い電圧まで低下した場合、ゲート ドライバは SiC MOSFET ゲート ソース電圧 (V_GS) ターンオン スレッショルドに達する可能性がある電圧を出力しますが、SiC MOSFET が完全にオンにならないため、大きな導通損失が発生します。

この導通損失は、V_GS に対する SiC MOSFET のドレイン電流 (I_D) とドレイン ソース間電圧 (V_DS) の I-V 曲線の関係で示すことができます。V_GS が低いと、SiC MOSFET がより早く飽和し、ドレイン ソース間オン抵抗 (R_{DS (on)}) が大きいため MOSFET が完全にオンになることを防止できます。

図 3-1に、Si MOSFET と SiC MOSFET の標準的な I-V 曲線を示します。V_GS が低い場合は、MOSFET はより速く飽和します。Si MOSFET と SiC MOSFET のどちらも、V_GS < 10V の各曲線には大きなマージンがあり、MOSFET が完全にオンになっていないことを示しています。_{V GS} が小さいと、R_DS(on) が大きくなるため、導通損失が大きくなります。

ただし、V_GS ≥ 10V の場合、Si MOSFET と SiC MOSFET の差はより明らかです。Si MOSFET の場合、V_GS = 10V、V GS = 15V の曲線はほぼ同じであり、Si MOSFET が V_GS = 10V で完全にオンになっていることを示しています。Si MOSFET の V_GS を 10V を超えて大きくしても、導通損失を低減する効果は最小限です。SiC MOSFET の場合、V_GS = 10V および V_GS = 15V の曲線の間には依然として大きなマージンがあり、対応する Si MOSFET のように V_GS = 10V で SiC MOSFET が完全にオンになっていないことを示しています。SiC MOSFET を V_GS = 10V で動作させると、V_GS = 15V での動作に比べて、導通損失が大きくなります。

そのため、バイアス電源のスタートアップまたはシャットダウン時の導通損失を最小限に抑えるために、多くの場合、SiC MOSFET には高い UVLO が求められます。