1 はじめに

APLL は、入力に同期した出力クロックを生成するために使用されるクロッキング デバイスです。通常、APLL リファレンスは、水晶発振器 (XO)、温度制御発振器 (TCXO)、またはオーブン制御発振器 (OCXO) のいずれかによって供給されます。図 1-1 に、デジタルフェーズロックループ (DPLL) と APLL のペアで構成されるネットワーク シンクロナイザのブロック図を示します。APLL 入力クロックは、フリーランまたは長期ホールドオーバー時の PLL 出力クロックの周波数精度と安定性を提供します。

図 1-1 ネットワーク シンクロナイザの一般的なブロック図

PLL 出力の近接位相ノイズ (10kHz 未満のオフセット) は、APLL リファレンス (XO、TCXO、または OCXO) の品質に依存します。APLL リファレンスの電源も、出力クロックの品質に影響を及ぼす可能性があります。電源にノイズが多い場合、PLL 出力クロックの位相ノイズが劣化する可能性があります。次のセクションでは、発振器の電源が PLL の性能にどのような影響を及ぼすか、またクロック設計を最適化する方法について説明します。