LMK5B33414
2.5GHz のバルク弾性波発振器 (BAW VCO) を内蔵し 14 出力、3 個の DPLL と APLL (デジタルとアナログの PLL) を採用したネットワーク シンクロナイザ
LMK5B33414
- 超低ジッタ BAW VCO ベースのイーサネット クロック
- 4MHz 1 次ハイパス フィルタ (HPF) を使用した 625MHz で 13fs の RMS ジッタ (標準値)
- 4MHz 1 次 HPF を使用した 312.5MHz で 24fs の RMS ジッタ (標準値)
- 312.5MHz での RMS ジッタ 42fs (標準値) / 60fs (最大値)
- 156.25MHz での RMS ジッタ 47fs (標準値) / 65fs (最大値)
- アナログ位相ロック ループ (APLL) と対になった 3 つの高性能デジタル位相ロック ループ (DPLL)
- 1mHz～4kHz にプログラム可能な DPLL ループ帯域幅
- 1ppt 未満の DCO 周波数調整ステップ サイズ
- 4 つの差動またはシングルエンド DPLL 入力
- 入力周波数：1Hz (1PPS) ～ 800MHz
- デジタル ホールドオーバーおよびヒットレス スイッチング
- プログラム可能な HSDS、AC-LVPECL、LVDS、HSCL 形式による、14 の差動出力
- 最大 18 つの合計周波数出力 (OUT0_P/N、OUT1 P/N、GPIO1、GPIO2 の 6 つの LVCMOS 周波数出力と、OUT[13:2]_P/N の 12 つの差動出力で構成した場合)
- プログラム可能なスイングおよび同相モードによる 1Hz (1PPS)～1250MHz の出力周波数
- PCIe Gen 1～6 準拠
- I2C、3 線式 SPI、または 4 線式 SPI
- -40℃～85℃の動作温度範囲
LMK5B33414 は、タイミング精度が 5ns 未満 (ITU-T G.8273.2 クラス D) のイーサネット ベースのネットワーキング アプリケーションの厳しい要件を満たすように設計された、高性能ネットワーク シンクロナイザおよびジッタ クリーナです。
デバイスは、ヒットレス スイッチングとジッタ減衰を実現するために、プログラマブルなループ帯域幅 (LBW)、外部ループ フィルタキャパシタを特長とする 3 つの DPLL と 3 つのAPLLを内蔵しており、最大限の柔軟性と使いやすさを備えています。
APLL3 は、 VCO 内にテキサス・インスツルメンツ独自のバルク弾性波 (BAW) 技術を採用した超高性能 PLL を特長としており、DPLL の基準入力周波数にもジッタ特性にも無関係に、42fs (標準値) の RMS ジッタ (12kHz ～ 20MHz 時) で 312.5MHz の出力クロックを生成できます。APLL2 および APLL1 は、2 番目または 3 番目の周波数ドメインおよび / または同期ドメインのオプションを提供する LC VCO を特徴とします。
リファレンス検証回路は、DPLL 基準入力を監視し、入力が検出または失われると、被っとレススイッチを自動的に実行します。ゼロ遅延モード (ZDM) により、入力と出力の位相関係を制御できます。
本デバイスは、I2C または SPI を介して完全にプログラム可能です。内蔵 EEPROM を使用して、システムの起動クロックをカスタマイズできます。また、このデバイスには出荷時デフォルトの ROM プロファイルもフォールバック オプションとして用意されています。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | LMK5B33414 3DPLL、3-APLL、 4入力、14 出力 ネットワーク シンクロナイザ 、BAW VCO 内蔵、イーサネット ベースのネットワーク アプリケーション用 データシート (Rev. A 翻訳版) | PDF | HTML | 英語版 (Rev.A) | PDF | HTML | 2025/03/03 |
| アプリケーション・ノート | 差動信号およびシングル エンド信号の終端ガイドライン | PDF | HTML | 英語版 | PDF | HTML | 2025/12/19 | |
| アプリケーション・ノート | The Debug Guide for Network Synchronizers (Digital and Analog Phase-Locked Loops) | PDF | HTML | 2025/11/21 | |||
| アプリケーション・ノート | PLL デバイスの発振器電源の考慮事項 | PDF | HTML | 英語版 | PDF | HTML | 2025/11/19 | |
| ユーザー・ガイド | LMK5B33414 Programmer's Guide (Rev. C) | PDF | HTML | 2025/11/17 | |||
| アプリケーション・ノート | 112G and 224G PAM-4 SerDes Clocking for Rapid Data Center Switches (Rev. A) | PDF | HTML | 2025/01/14 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
LMK5B33414EVM — LMK5B33414 バルク弾性波発振器 (BAW VCO) 搭載、超低ジッタ、14 個の出力、3 個の DPLL/APLL (デジタル / アナログの各 PLL) ネットワーク シンクロナイザの評価
LMK5B33414 評価基板 (EVM) は、LMK5B33414 ネットワーク クロック ジェネレータ / シンクロナイザのデバイス評価、準拠試験、システム プロトタイピングに適したプラットフォームです。
LMK5B33414 は、3 個のアナログ PLL (APLL) と、ループ帯域幅がプログラマブルな 3 個のデジタル PLL (DPLL) を統合しています。この EVM は、上記のデバイスと、50Ω の試験装置のインターフェイスを確立するために、クロック入力、発振器入力、クロック出力用の SMA コネクタを複数搭載しています。オンボード TCXO (温度補償水晶発振器) (...)
TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices
TICS ( テキサス・インスツルメンツのクロックとシンセサイザ) Pro ソフトウェアを使用すると、接頭辞 (製品型番の先頭部分) が以下のいずれかに該当する製品と組み合わせて、評価基板 (EVM) をプログラム (設定) することができます。CDC、LMK、LMX。これらの製品は、フェーズ ロック ループと電圧制御発振器 (PLL+VCO)、シンセサイザ、クロック関連デバイスを搭載しています。
CLOCK-PERFDATA-DESIGN — Clock performance data and register settings for clock generators, network synchronizers, jitter cleaners, and other clocking devices.
PLLATINUMSIM-SW — PLL ループ フィルタ、位相ノイズ、ロック時間、スプア シミュレーション ツール
PLLATINUMSIM-SW は、開発ユーザーが TI の各種 PLLatinum™ IC の詳細な設計とシミュレーションを行うためのシミュレーション ツールです。これらの IC は LMX シリーズのフェーズ ロック ループ (PLL) とシンセサイザを搭載しています。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFN (RGC) | 64 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。