基板を設計する際は、OPA838EVM を参照として使用してください。アンプ付近の外部部品のレイアウト、グランドプレーンの構築、および電源配線については、評価基板にできる限り合わせることを TI では推奨しています。以下の一般的なガイドラインに従ってください：
- オペアンプとの間の信号配線は、できるだけ短くする必要があります。
- 可能であれば、ビアを避けた短い直接帰還パスを使用します。
- アンプの負の入力ピンと出力ピンの直下から、グランドプレーンまたは電源プレーンを除きます。
- 容量性負荷または整合負荷を駆動するときは、出力ピンのできるだけ近くに直列出力抵抗を配置します。
- 必要に応じて、2.2µF の電源デカップリングコンデンサをデバイスから 2 インチ (5.08cm) 以内に配置して他のオペアンプと共有します。分割電源動作では、両方の電源にコンデンサが必要です。
- 0.1µF の電源デカップリングコンデンサは、電源ピンのできるだけ近く、可能であれば 0.1 インチ (2.54mm) 以内に配置します。分割電源動作では、両方の電源にコンデンサが必要です。
- PD ピンは負電源を基準としたロジックレベルを使用します。ピンを使用しない場合は、ピンを正の電源に接続してアンプを有効にします。ピンを使用する場合は、ピンをアクティブに駆動します。バイパスコンデンサは必須ではありませんが、ノイズの多い環境で EMI を除去するために使用できます。