JAJSVT2A November   2024  – June 2025 AWR2944P

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 説明
    1. 3.1 機能ブロック図
  5. デバイスの比較
  6. 関連製品
  7. ピン構成および機能
    1. 6.1 ピン配置図 - AWR2944P/AWR2944-ECO/AWR2944LC
    2. 6.2 ピン配置図 - AWR2E44P/AWR2E44-ECO/AWR2E44LC
    3. 6.3 ピン属性
    4. 6.4 信号の説明 - デジタル
    5. 6.5 信号の説明 - アナログ
  8. 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  電源投入時間 (POH)
    4. 7.4  推奨動作条件
    5. 7.5  ワンタイム プログラマブル (OTP) eFuse の VPP 仕様
      1. 7.5.1 OTP eFuse プログラミングの推奨動作条件
      2. 7.5.2 ハードウェア要件
      3. 7.5.3 ハードウェア保証への影響
    6. 7.6  電源仕様
    7. 7.7  消費電力の概略
    8. 7.8  RF の仕様
    9. 7.9  熱抵抗特性
    10. 7.10 電源シーケンスおよびリセット タイミング
    11. 7.11 入力クロックおよび発振器
      1. 7.11.1 クロック仕様
    12. 7.12 ペリフェラル情報
      1. 7.12.1  QSPI フラッシュ メモリ ペリフェラル
        1. 7.12.1.1 QSPI のタイミング条件
        2. 7.12.1.2 QSPI のタイミング要件 #GUID-4217F622-1EF7-45F6-B855-64CF2ED24728/GUID-97D19708-D87E-443B-9ADF-1760CFEF6F4C #GUID-4217F622-1EF7-45F6-B855-64CF2ED24728/GUID-0A61EEC9-2B95-4C27-B219-18D27C8F9430
        3. 7.12.1.3 QSPI のスイッチング特性 #GUID-35EA1079-DDD6-4DC7-839D-D2FFA528448C/T4362547-64 #GUID-35EA1079-DDD6-4DC7-839D-D2FFA528448C/T4362547-65
      2. 7.12.2  マルチバッファ付き / 標準シリアル ペリフェラル インターフェイス (MibSPI)
        1. 7.12.2.1 MibSPI ペリフェラルの説明
        2. 7.12.2.2 MibSPI 送信および受信 RAM の構成
          1. 7.12.2.2.1 SPI のタイミング条件
          2. 7.12.2.2.2 SPI コントローラ モードのスイッチング パラメータ (クロック位相 = 0、SPICLK = 出力、SPISIMO = 出力、SPISOMI = 入力) #GUID-BF7326FD-4582-4010-B4F1-73F1B0C09FC2/T4362547-236 #GUID-BF7326FD-4582-4010-B4F1-73F1B0C09FC2/T4362547-237 #GUID-BF7326FD-4582-4010-B4F1-73F1B0C09FC2/T4362547-238
          3. 7.12.2.2.3 SPI コントローラ モードのスイッチング パラメータ (クロック位相 = 1、SPICLK = 出力、SPISIMO = 出力、SPISOMI = 入力) #GUID-E6A0140B-9416-425D-8E79-C66C78DF3527/T4362547-244 #GUID-E6A0140B-9416-425D-8E79-C66C78DF3527/T4362547-245 #GUID-E6A0140B-9416-425D-8E79-C66C78DF3527/T4362547-246
        3. 7.12.2.3 SPI ペリフェラル モードの I/O タイミング
          1. 7.12.2.3.1 SPI ペリフェラル モードのスイッチング パラメータ (SPICLK = 入力、SPISIMO = 入力、 SPISOMI = 出力) #GUID-E2D86041-CEF3-4EEB-A74A-C17A9547F543/T4362547-70 #GUID-E2D86041-CEF3-4EEB-A74A-C17A9547F543/T4362547-71 #GUID-E2D86041-CEF3-4EEB-A74A-C17A9547F543/T4362547-73
      3. 7.12.3  イーサネット スイッチ (RGMII/RMII/MII) ペリフェラル
        1. 7.12.3.1 RGMII/RMII/MII のタイミング条件
          1. 7.12.3.1.1  RGMII 送信クロックのスイッチング特性
          2. 7.12.3.1.2  RGMII の送信データおよび制御のスイッチング特性
          3. 7.12.3.1.3  RGMII 受信クロックのタイミング要件
          4. 7.12.3.1.4  RGMII 受信データおよび制御のタイミング要件
          5. 7.12.3.1.5  RMII 送信クロックのスイッチング特性
          6. 7.12.3.1.6  RMII の送信データおよび制御のスイッチング特性
          7. 7.12.3.1.7  RMII 受信クロックのタイミング要件
          8. 7.12.3.1.8  RMII 受信データおよび制御のタイミング要件
          9. 7.12.3.1.9  MII 送信のスイッチング特性
          10. 7.12.3.1.10 MII 受信のタイミング要件
          11. 7.12.3.1.11 MII 送信クロックのタイミング要件
          12. 7.12.3.1.12 MII 受信クロックのタイミング要件
          13. 7.12.3.1.13 MDIO インターフェイスのタイミング
      4. 7.12.4  LVDS/Aurora 計測および測定ペリフェラル
        1. 7.12.4.1 LVDS インターフェイスの構成
        2. 7.12.4.2 LVDS インターフェイスのタイミング
      5. 7.12.5  UART ペリフェラル
        1. 7.12.5.1 SCI のタイミング要件
      6. 7.12.6  I2C (Inter-Integrated Circuit Interface)
        1. 7.12.6.1 I2C のタイミング要件 #GUID-70BFADF8-F963-4E61-84ED-23FDE518F1A0/T4362547-185
      7. 7.12.7  CAN-FD (Controller Area Network - Flexible Data-rate)
        1. 7.12.7.1 CAN-FD TX ピンおよび RX ピンの動的特性
      8. 7.12.8  CSI2 レシーバ ペリフェラル
        1. 7.12.8.1 CSI2 のスイッチング特性
      9. 7.12.9  拡張パルス幅変調器 (ePWM)
      10. 7.12.10 汎用入出力 (General-Purpose Input/Output)
        1. 7.12.10.1 出力タイミングに対する負荷容量の変化によるスイッチング特性 (CL) #GUID-D645D302-151E-4A83-B5A0-36D93909E00A/T4362547-45 #GUID-D645D302-151E-4A83-B5A0-36D93909E00A/T4362547-50
    13. 7.13 エミュレーションおよびデバッグ
      1. 7.13.1 エミュレーションおよびデバッグの説明
      2. 7.13.2 JTAG インターフェイス
        1. 7.13.2.1 IEEE 1149.1 JTAG のタイミング要件
        2. 7.13.2.2 IEEE 1149.1 JTAG のスイッチング特性
      3. 7.13.3 ETM トレース インターフェイス
        1. 7.13.3.1 ETM TRACE のタイミング要件
        2. 7.13.3.2 ETM TRACE のスイッチング特性
  9. 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 サブシステム
      1. 8.3.1 RF およびアナログ サブシステム
        1. 8.3.1.1 RF クロック サブシステム
        2. 8.3.1.2 送信サブシステム
        3. 8.3.1.3 受信サブシステム
        4. 8.3.1.4 プロセッサ サブシステム
      2. 8.3.2 車載インターフェイス
    4. 8.4 その他のサブシステム
      1. 8.4.1 ハードウェア アクセラレータ サブシステム
      2. 8.4.2 セキュリティ – ハードウェア セキュリティ モジュール
      3. 8.4.3 ユーザー アプリケーション向け ADC チャネル (サービス)
  10. 監視と診断
    1. 9.1 監視と診断のメカニズム
  11. 10アプリケーション、実装、およびレイアウト
    1. 10.1 アプリケーション情報
    2. 10.2 短距離、中距離、長距離のレーダー
    3. 10.3 リファレンス回路図
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイスの命名規則
    2. 11.2 ツールとソフトウェア
    3. 11.3 ドキュメントのサポート
    4. 11.4 サポート・リソース
    5. 11.5 商標
    6. 11.6 静電気放電に関する注意事項
    7. 11.7 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

信号の説明 - アナログ

インターフェイス信号名ピンの種類説明ボール番号

AWR2944P/AWR2944-ECO/AWR2944LC

AWR2E44P/AWR2E44-ECO/AWR2E44LC

トランスミッタ

TX1

O

シングルエンド トランスミッタ 1 O/P

B3

導波管が起動

TX2

O

シングルエンド トランスミッタ 2 O/P

B5

導波管が起動

TX3

O

シングルエンド トランスミッタ 3 O/P

B7

導波管が起動

TX4

O

シングルエンド トランスミッタ 4 O/P

B9

導波管が起動
レシーバ

RX1

I

シングルエンド レシーバ 1 I/P

M2

導波管が起動

RX2

I

シングルエンド レシーバ 2 I/P

K2

導波管が起動

RX3

I

シングルエンド レシーバ 3 I/P

H2

導波管が起動

RX4

I

シングルエンド レシーバ 4 I/P

F2

導波管が起動
リセットNRESETIチップのパワーオン リセット。アクティブ Low。デバイスを正しくリセットするには、NRESET を最低 20μsec の間Low に保つ必要があります。

H16

C19
リファレンス発振器CLKPIXTAL モード:リファレンス水晶振動子用入力
外部クロック モード:シングルエンド入力リファレンス クロック ポート

D1

E2

CLKMIXTAL モード:リファレンス水晶振動子用フィードバック駆動
外部クロック モード:このポートはグランドに接続します。

B1

D1

リファレンス クロックOSC_CLKOUTOPLL をクリーンアップした後にクロック サブシステムから出力されるリファレンス クロック

A11

B1

OSC_CLK_OUT_ETH

O

イーサネット PHY 用の外部発振器を排除するためのリファレンス クロック

B11

A2

バンドギャップ電圧VBGAPOデバイスのバンドギャップ リファレンス出力

K4

J1

電源VDD電源1.2V デジタル電源E12、E13、E14、F14、H14、J14、K14、L14、N6、N14、P6、P7、P9、P10、P11、P13、P14

A11、B20、M14、M15、M16、M18、N13、N15、N17、N18、P13、P15、P17、R14、R16、U8

VDD_SRAM電源内部 SRAM 用 1.2V 電源レール

V7

U11

VNWA電源SRAM アレイのバック バイアス用 1.2V 電源レール

V13

U16

VIOIN電源I/O 電源 (3.3V または 1.8V):すべての CMOS I/O はこの電源で動作できますA13、B18、R18、V8、V15A14、J20、T20、U14
VIOIN_18電源CMOS IO 用 1.8V 電源D18、U18、V10A12、L20、U12、U19
VIOIN_18CLK電源クロック モジュール用 1.8V 電源

D9

A4

VIN_18PM電源クロック モジュール用 1.8V PM モジュール

R1

J2
VIOIN_18LVDS電源LVDS ポート用 1.8V 電源

K17

F18、F19、F20、G18
VIOIN_18CSI電源CSI ポート用 1.8V 電源

K18

VPP

電源

ヒューズ チェーン用電源電圧

U3

U6

電源VDDA_10RF1電源1V のアナログおよび RF 電源である VDDA_10RF1 と VDDA_10RF2 は、基板上でショート接続しても問題ありません

M4

L1

VDDA_10RF2電源1V アナログおよび RF 電源

D6、D7

A5、B5

VDDA_18BB電源1.8V アナログ ベース バンド電源

P1

M1

VDDA_18VCO電源1.8V RF VCO 電源

E4

H2
VSS(2)グランドデジタル グランドA12、A18、E11、E18、F8、F9、F10、F11、F12、F13、G7、G8、G9、G10、G11、G12、G13、G14、H7、H8、H9、H10、H11、H12、H13、J7、J8、J9、J10、J11、J12、J13、K7、K8、K9、K10、K11、K12、K13、K16、L7、L8、L9、L10、L11、L12、L13、M7、M8、M9、M10、M11、M12、M13、M14、N7、N8、N9、N10、N11、N12、N13、P8、P12、P18、V2、V9、V14、V18A13、A20、D17、D18、E17、E18、F17、G17、H12、J12、K20、L14、L16、L18、M12、P12、R20、U1、U13、U20
VSSA(3)グランドアナログ グランドA1、A2、A4、A6、A8、A10、B2、B4、B6、B8、B10、C1、C2、C3、C4、C5、C6、C7、C8、C9、C10、D2、D3、E1、E2、E3、F3、F6、F7、G1、G2、G3、G6、H3、H6、J1、J2、J3、J6、K3、K6、L1、L2、L3、L6、M3、M6、N1、N2、N3、V1

A1、A2、A3、B2、B3、B4、B12、B13、B14、B15、B16、C1、C2、C3、C4、C5、C6、C7、C8、C9、C10、C11、C12、C16、D2、D3、D7、D8、D11、D12、D16、E1、E3、E7、E8、E11、E12、E13、E14、E15、E16、F1、F2、F3、F4、F5、F6、F7、F8、F11、F12、F13、F14、F15、F16、G3、G4、G5、G6、G8、G9、G10、G11、G12、G13、G16、H1、H3、H6、H7、H8、H9、H10、H11、H13、H16、J3、J6、J7、J11、J13、J16、K3、K6、K7、K11、K13、K14、K15、K16、L3、L4、L5、L6、L7、L8、L9、L10、L11、M3、M4、M5、M6、M7、M8、M9、M10、M11、N3、N7、N8、N11、P3、P7、P8、P11、R3、R4、R5、R6、R7、R8、R11、T8、T9、T10、T11

内部 LDO 出力 / 入力VOUT_14APLLO内部 LDO 出力

H4

G2

VOUT_14SYNTHO内部 LDO 出力

G4

G1

外部電圧監視用の汎用 ADC 入力(1)ADC1IOADC チャネル 1

P3

K2

ADC2IOADC チャネル 2

P2

K1
ADC3IOADC チャネル 3

R3

N1
ADC4IO

ADC チャネル 4

R2

ADC5IO

ADC チャネル 5

T3

M2

ADC6

IO

ADC チャネル 6

U2

L2

ADC7

IO

ADC チャネル 7

T1

ADC8

IO

ADC チャネル 8

T2

ADC9

IO

ADC チャネル 9

U1

詳細については、セクション 8.4.3 を参照してください。
コーナー部の BGA ピンは VSS に接続されており冗長構成になっているため、これらのピンが故障してもデバイスは引き続き動作します。
起動に関連する VSSA BGA は冗長ではなく、機能に必要です。