JAJSWS7A June   2025  – September 2025 XTR200

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 代表的特性
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 ピン機能の説明
      2. 6.3.2 外部発振器の使用
      3. 6.3.3 エラー フラグ
    4. 6.4 デバイスの機能モード
      1. 6.4.1 電流出力モード
      2. 6.4.2 電圧出力モード
      3. 6.4.3 出力ディセーブル
      4. 6.4.4 サーマル シャットダウン
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 入力電圧
      2. 7.1.2 配線ミスの保護
      3. 7.1.3 電流出力モードでの消費電力
      4. 7.1.4 推定接合部温度
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 フィールド トランスミッタ向けアナログ出力回路
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 追加アプリケーション
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 デバイス サポート
      1. 8.1.1 サード・パーティ製品に関する免責事項
    2. 8.2 ドキュメントのサポート
      1. 8.2.1 関連資料
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 商標
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報
    1.     53
    2. 10.1 テープおよびリール情報

6.4.3 出力ディセーブル

OD ピンにグランドより 1.65V を上回る電圧を印加すると、XTR200 の出力がディセーブルになります。7.4V 未満の電源電圧でも、本デバイスの出力がディセーブルされます。図 6-5に、出力がディセーブルのXTR200 の内部設定を示します。このモードでは、内部出力 PMOS トランジスタ Q2 のゲートが内部スイッチ経由でソースに短絡され、OUT ピンが高インピーダンスになります。内部 NMOS トランジスタ Q1 のゲートもグランドに短絡しているため、SET ピンが高インピーダンスになります。OUT ピンは、この状態で電源電圧未満の電圧に許容されます。

XTR200 出力を無効にした XTR200 の内部構成図 6-5 出力を無効にした XTR200 の内部構成