JAJSWU3
June 2025
LM25137-Q1
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
説明
4
関連製品
5
ピン構成および機能
5.1
ウェッタブル フランク
6
仕様
6.1
絶対最大定格
6.2
ESD 定格
6.3
推奨動作条件
6.4
熱に関する情報
6.5
電気的特性
6.6
代表的特性
7
詳細説明
7.1
概要
7.2
機能ブロック図
7.3
機能説明
7.3.1
入力電圧範囲 (VIN)
7.3.2
バイアス電源レギュレータ (VCC、BIAS1/VOUT1、VDDA)
7.3.3
高精度イネーブル (EN1、EN2)
7.3.4
スイッチング周波数 (RT)
7.3.5
パルス周波数変調および同期 (PFM/SYNC)
7.3.6
同期出力 (SYNCOUT)
7.3.7
デュアル ランダム スペクトラム拡散機能 (DRSS)
7.3.8
構成可能なソフトスタート (RSS)
7.3.9
出力電圧の設定ポイント (FB1、FB2)
7.3.10
制御可能な最小オン時間
7.3.11
エラー アンプと PWM コンパレータ (FB1、FB2、COMP1、COMP2)
7.3.11.1
スロープ補償
7.3.12
インダクタ電流センス (ISNS1+、BIAS1/VOUT1、ISNS2+、VOUT2)
7.3.12.1
シャント電流センシング
7.3.12.2
インダクタ DCR 電流センシング
7.3.13
MOSFET ゲートドライバ (HO1、HO2、LO1、LO2)
7.3.14
出力構成 (CNFG)
7.3.14.1
独立したデュアル出力動作
7.3.14.2
単一出力インターリーブ動作
7.3.14.3
単一出力多相動作
7.4
デバイスの機能モード
7.4.1
スリープ モード
7.4.2
PFM モード
8
アプリケーションと実装
8.1
アプリケーション情報
8.1.1
パワートレイン コンポーネント
8.1.1.1
パワー MOSFET
8.1.1.2
降圧インダクタ
8.1.1.3
出力コンデンサ
8.1.1.4
入力コンデンサ
8.1.1.5
EMI フィルタ
8.1.2
エラー アンプと補償
8.2
代表的なアプリケーション
8.2.1
デザイン 1 - 12V 車載バッテリ アプリケーション向けのデュアル 5V および 3.3V、20A 降圧レギュレータ
8.2.1.1
設計要件
8.2.1.2
詳細な設計手順
8.2.1.2.1
WEBENCH® ツールによるカスタム設計
8.2.1.2.2
Excel クイックスタート ツールによるカスタム設計
8.2.1.2.3
インダクタの計算
8.2.1.2.4
シャント抵抗
8.2.1.2.5
セラミック出力コンデンサ
8.2.1.2.6
セラミック入力コンデンサ
8.2.1.2.7
帰還抵抗抵抗
8.2.1.2.8
入力電圧 UVLO 抵抗
8.2.1.2.9
補償部品
8.2.1.3
アプリケーション曲線
8.2.2
デザイン 2 - 車載用 ADAS アプリケーション向け 2 相、単一出力、同期整流降圧レギュレータ
8.2.2.1
設計要件
8.2.2.2
詳細な設計手順
8.2.3
デザイン 3 - 12V、25A、400kHz、2 相降圧レギュレータ、24V 車載アプリケーション用
8.2.3.1
設計要件
8.2.3.2
詳細な設計手順
8.2.3.3
アプリケーション曲線
8.3
電源に関する推奨事項
8.4
レイアウト
8.4.1
レイアウトのガイドライン
8.4.1.1
出力段レイアウト
8.4.1.2
ゲートドライブレイアウト
8.4.1.3
PWM コントローラのレイアウト
8.4.1.4
熱設計およびレイアウト
8.4.1.5
グランド プレーン設計
8.4.2
レイアウト例
9
デバイスおよびドキュメントのサポート
9.1
デバイス サポート
9.1.1
サード・パーティ製品に関する免責事項
9.1.2
開発サポート
9.1.2.1
WEBENCH® ツールによるカスタム設計
9.2
ドキュメントのサポート
9.2.1
関連資料
9.2.1.1
低 EMI 設計リソース
9.2.1.2
熱設計についてのリソース
9.2.1.3
PCB レイアウトについてのリソース
9.3
ドキュメントの更新通知を受け取る方法
9.4
サポート・リソース
9.5
商標
9.6
静電気放電に関する注意事項
9.7
用語集
10
改訂履歴
11
メカニカル、パッケージ、および注文情報
8.4.1.1
出力段レイアウト
入力コンデンサ、出力コンデンサ、MOSFET は、降圧レギュレータの出力段の構成部品であり、一般に PCB の上面 (はんだ側) に配置されます。システムレベルの気流を活用することにより、対流熱伝達の利点が最大化されます。通常、2 面 PCB レイアウトでは小信号部品は底面 (部品側) に配置されます。少なくとも 1 つの内部プレーンを挿入してグランドに接続することにより、小信号パターンをシールドし、ノイズの多いパターンや線と分離します。
DC/DC レギュレータには、複数の大電流ループがあります。このループ領域を最小化すると、生成されるスイッチング ノイズは抑制され、スイッチング性能を最適化することができます。
ループ 1:最小化が最も重要なループ領域は、1 つ以上の入力コンデンサからハイサイド MOSFET とローサイド MOSFET を経由し、グランド接続を通過して 1 つ以上のコンデンサに戻る経路です。1 つ以上の入力コンデンサの負端子は、ローサイド MOSFET のソース (グランド側) の近くに接続します。同様に、1 つ以上の入力コンデンサの正端子は、ハイサイド MOSFET のドレイン (VIN 側) の近くに接続します。
図 8-25
の「ループ 1」を参照してください。
もう 1 つのループはループ 1 よりは重要ではありませんが、ローサイド MOSFET からインダクタと 1 つ以上の出力コンデンサを経由し、グランドを通過して、ローサイド MOSFET のソースに戻る経路です。ローサイド MOSFET のソースと 1 つ以上の出力コンデンサの負端子をグランドのできるだけ近くで接続します。
SW ノードとして定義される PCB パターンは、ハイサイド (制御) MOSFET のソース、ローサイド (同期) MOSFET のドレイン、インダクタの高電圧側に接続され、短く幅広い配線で接続する必要があります。ただし、SW 接続は注入 EMI のソースのため、大きすぎてはいけません。
パッドの形状とはんだペーストのステンシル設計など、MOSFET メーカーが推奨する MOSFET のレイアウトの考慮事項に従ってください。
SW ピンは電力変換段のスイッチ ノードに接続され、ハイサイド ゲート ドライバのリターン パスとして動作します。
図 8-25
のループ 1 固有の寄生インダクタンスと両方のパワー MOSFET の出力容量 (C
OSS
) により共振回路が形成され、SW ノードの高周波 (50MHz 以上) リンギングが誘発されます。このリンギングの電圧ピークは、制御されていないときは入力電圧よりも大幅に高くなることがあります。ピーク リンギング振幅が SW ピンの絶対最大定格制限を超えないことを確認してください。たいていの場合、SW ノードから GND まで接続された直列抵抗とコンデンサのスナバ ネットワークにより、リンギングは減衰し、ピーク振幅は減少します。PCB レイアウトのスナバ ネットワークの部品を利用できるように準備します。SW ピンにおけるリンギング振幅が過剰なことが試験で明らかになった場合は、必要に応じてスナバ部品を入れてください。