JAJU732E June   2019  – April 2024 TMS320F28P550SG , TMS320F28P550SJ , TMS320F28P559SG-Q1 , TMS320F28P559SJ-Q1

 

  1.   1
  2.   概要
  3.   参照情報
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1システムの説明
    1. 1.1 主なシステム仕様
  8. 2システム概要
    1. 2.1 ブロック図
    2. 2.2 主な使用製品
      1. 2.2.1  UCC21710
      2. 2.2.2  UCC14141-Q1
      3. 2.2.3  AMC1311
      4. 2.2.4  AMC1302
      5. 2.2.5  OPA320
      6. 2.2.6  AMC1306M05
      7. 2.2.7  AMC1336
      8. 2.2.8  TMCS1133
      9. 2.2.9  TMS320F280039C
      10. 2.2.10 TLVM13620
      11. 2.2.11 ISOW1044
      12. 2.2.12 TPS2640
    3. 2.3 システム設計理論
      1. 2.3.1 電源システムとのデュアル アクティブ ブリッジの類似性
      2. 2.3.2 デュアル アクティブ ブリッジ – スイッチング シーケンス
      3. 2.3.3 デュアル アクティブ ブリッジ - ゼロ電圧スイッチング (ZVS)
      4. 2.3.4 デュアル アクティブ ブリッジ - 設計上の考慮事項
        1. 2.3.4.1 漏れインダクタ
        2. 2.3.4.2 ソフト スイッチングの範囲
        3. 2.3.4.3 インダクタンスの電流への影響
        4. 2.3.4.4 位相シフト
        5. 2.3.4.5 コンデンサの選択
          1. 2.3.4.5.1 DC ブロッキング コンデンサ
        6. 2.3.4.6 スイッチング周波数
        7. 2.3.4.7 トランスの選択
        8. 2.3.4.8 SiC MOSFET の選択
      5. 2.3.5 損失解析
        1. 2.3.5.1 SiC MOSFET とダイオードの損失
        2. 2.3.5.2 トランスの損失
        3. 2.3.5.3 インダクタの損失
        4. 2.3.5.4 ゲート ドライバの損失
        5. 2.3.5.5 効率
        6. 2.3.5.6 熱に関する注意事項
  9. 3回路の説明
    1. 3.1 電力段
    2. 3.2 DC 電圧センシング
      1. 3.2.1 1 次側 DC 電圧検出
      2. 3.2.2 2 次側 DC 電圧検出
        1. 3.2.2.1 2 次側バッテリ電圧センシング
    3. 3.3 電流検出
    4. 3.4 電力アーキテクチャ
      1. 3.4.1 補助電源
      2. 3.4.2 ゲート ドライバのバイアス電源
      3. 3.4.3 検出回路用の絶縁型電源
    5. 3.5 ゲート ドライバの回路
    6. 3.6 追加回路
    7. 3.7 シミュレーション
      1. 3.7.1 構成
      2. 3.7.2 シミュレーションを実行
  10. 4ハードウェア、ソフトウェア、テスト要件、テスト結果
    1. 4.1 必要なハードウェアとソフトウェア
      1. 4.1.1 ハードウェア
      2. 4.1.2 ソフトウェア
        1. 4.1.2.1 ソフトウェア入門
        2. 4.1.2.2 ピン構成
        3. 4.1.2.3 PWM の構成
        4. 4.1.2.4 高分解能の位相シフト構成
        5. 4.1.2.5 ADC 構成
        6. 4.1.2.6 ISR 構造
    2. 4.2 テスト設定
    3. 4.3 PowerSUITE GUI
    4. 4.4 ラボ
      1. 4.4.1 ラボ 1
      2. 4.4.2 ラボ 2
      3. 4.4.3 ラボ 3
      4. 4.4.4 ラボ 4
      5. 4.4.5 ラボ 5
      6. 4.4.6 ラボ 6
      7. 4.4.7 ラボ 7
    5. 4.5 テスト結果
      1. 4.5.1 閉ループのパフォーマンス
  11. 5デザイン ファイル
    1. 5.1 回路図
    2. 5.2 部品表 (BOM)
    3. 5.3 Altium プロジェクト
    4. 5.4 ガーバー ファイル
    5. 5.5 アセンブリの図面
  12. 6関連資料
    1. 6.1 商標
  13. 7用語
  14. 8著者について
  15. 9改訂履歴

デュアル アクティブ ブリッジ – スイッチング シーケンス

単相デュアル アクティブ ブリッジでは、1 次側と 2 次側のブリッジを同時に制御します。すべてのスイッチは 50% のデューティ比で動作します。各ブリッジの出力が方形波になるように、対角線上のスイッチが同時にオン / オフします。このセクションでは、コンバータのスイッチング シーケンスについて詳しく説明します。簡略化のため、トランスの巻線比は n = 1:1 と仮定します。スイッチング シーケンスの説明においては、このトランスは取り除くことができます。

スイッチング シーケンスは、インダクタ電流の波形、およびトランスの 1 次側と 2 次側の電圧間の位相シフトに基づいて、 4 つの期間に分割されます。電圧および電流の波形を 図 2-10 に示します。期間 1 では、インダクタ電流の波形は正と負の両方になるため、電流整流は 図 2-4 および 図 2-5 に示す方法で行います。この期間中、1 次側でスイッチ Q1 と Q4、2 次側でスイッチ Q6 と Q7 をオンにします。

TIDA-010054 期間 1:負のインダクタ電流図 2-4 期間 1:負のインダクタ電流
TIDA-010054 期間 1:正のインダクタ電流図 2-5 期間 1:正のインダクタ電流

この期間中、1 次側の電圧 Vp は V1 に等しく、2 次側の電圧 Vs は V2 に等しくなります。これらの電圧間の差は漏れインダクタの両端に現れ、この期間の電流の勾配は 式 2 で概算できます。

式 2. TIDA-010054

期間 2 では、インダクタ電流は正です。トランス 1 次側の電圧は正で V1 と等しく、2 次側巻線の電圧は正で V2 と等しくなります。したがって、これら 2 つの電圧の差は漏れインダクタの両端に現れ、この期間中の立ち上がり電流の勾配は 式 3 で計算できます。

式 3. TIDA-010054

この期間中、スイッチ Q1 および Q4 はオンのままですが、インダクタ電流が正で、2 次側の電圧が V2 なので、スイッチ Q5 および Q8 がオンになって電流が流れます。Q6 および Q7 がオフになってから Q5 および Q8 がオンになるまでの間には、短いデッドタイムがあります。このデッドタイム中に、ゼロ電圧スイッチング (ZVS) が発生します。これについては、次のセクションで詳細に説明します。2 番目の期間の整流シーケンスを 図 2-6 に示します 。

TIDA-010054 期間 2図 2-6 期間 2

期間 3 では、図 2-10 に示すように、インダクタ電流は正のピークから負の値に向かって減少し始めます 。この期間中、1 次側の電圧は -V1 で、2 次側の電圧は V2 です。インダクタの両端に、これらの電圧の差 (-V1-V2) が現れます。このため、式 4 に示すように、電流は負の勾配で減少します 。

式 4. TIDA-010054

この期間中、スイッチ Q5 および Q8 は引き続きオンになっていますが、 1 次側の電圧が -V1 なので、スイッチ Q2 および Q3 がオンになって電流が流れます。インダクタ電流が IL > 0 の場合および IL < 0 の場合、両方向の導通状況をそれぞれ 図 2-7 および図 2-8 に示します 。

TIDA-010054 期間 3:正のインダクタ電流図 2-7 期間 3:正のインダクタ電流
TIDA-010054 期間 3:負のインダクタ電流図 2-8 期間 3:負のインダクタ電流

期間 4 では、インダクタ電流は引き続き負の値です。この期間中、1 次側の電圧は -V1 で、2 次側の電圧は -V2 です。これらの電圧の差 (-V1+V2) は、インダクタの両端に現れます。このため、式 5 に示すように、電流は負の勾配で減少します 。

式 5. TIDA-010054

この期間中、スイッチ Q2 および Q3 はオンのままですが、 2 次側の電圧が –V2 なので、図 2-9 に示すようにスイッチ Q6 および Q7 がオンになって電流が流れます。

TIDA-010054 期間 4図 2-9 期間 4

図 2-10 に、1 次側と 2 次側のスイッチのゲーティング パルスを示します。変数 Ø は、1 次側と 2 次側の PWM パルス間の位相シフトを表します。Vp および Vs は、トランスの 1 次巻線と 2 次巻線の電圧を表します。IL はトランスの電流を表します。

TIDA-010054 ゲート信号、トランスの 1 次側および 2 次側電圧、インダクタ電流図 2-10 ゲート信号、トランスの 1 次側および 2 次側電圧、インダクタ電流