ADC12DJ3200QML-SP
ADC, strahlungshärtegesichert (RHA), QMLV, 300 krad, keramisch, 12 Bit, 3,2 GSPS zweifach oder 6,4 G
ADC12DJ3200QML-SP
- ADC core:
- 12-Bit resolution
- Up to 6.4 GSPS in single-channel mode
- Up to 3.2 GSPS in dual-channel mode
- Noise floor (no signal, VFS = 1 VPP-DIFF):
- Dual-channel mode: –149.5 dBFS/Hz
- Single-channel mode: –152.4 dBFS/Hz
- Peak noise power ratio (NPR): 45.4 dB
- Buffered analog inputs with VCMI of 0 V:
- Analog input bandwidth (–3 dB): 7 GHz
- Usable input frequency range: >10 GHz
- Full-scale input voltage (VFS, default): 0.8 VPP
- Noiseless aperture delay (tAD) adjustment:
- Precise sampling control: 19-fs step size
- Temperature and voltage invariant delays
- Easy-to-use synchronization features
- Automatic SYSREF timing calibration
- Timestamp for sample marking
- JESD204B subclass-1 compliant interface:
- Maximum lane rate: 12.8 Gbps
- Up to 16 lanes allows reduced lane rate
- Digital down-converters in dual-channel mode:
- Real output: DDC bypass or 2x decimation
- Complex output: 4x, 8x, or 16x decimation
- Radiation performance:
- Total Ionizing Dose (TID): 300 krad (Si)
- Single Event Latchup (SEL): 120 MeV-cm2/mg
- Single Event Upset (SEU) immune registers
- Power consumption: 3 W
The ADC12DJ3200QML-SP device is an RF-sampling, giga-sample, analog-to-digital converter (ADC) that can directly sample input frequencies from dc to above 10 GHz. In dual-channel mode, the ADC12DJ3200QML-SP can sample up to 3200 MSPS. In single-channel mode, the device can sample up to 6400 MSPS. Programmable tradeoffs in channel count (dual-channel mode) and Nyquist bandwidth (single-channel mode) allow development of flexible hardware that meets the needs of both high channel count or wide instantaneous signal bandwidth applications. Full-power input bandwidth (–3 dB) of 7 GHz, with usable frequencies exceeding the –3-dB point in both dual- and single-channel modes, allows direct RF sampling of L-band, S-band, C-band, and X-band for frequency agile systems.
The ADC12DJ3200QML-SP uses a high-speed JESD204B output interface with up to 16 serialized lanes and subclass-1 compliance for deterministic latency and multidevice synchronization. The serial output lanes support up to 12.8 Gbps, and can be configured to trade off bit rate and number of lanes. Innovative synchronization features, including noiseless aperture delay (tAD) adjustment and SYSREF windowing, simplify system design for synthetic aperture radar (SAR) and phased-array MIMO communications. Optional digital down converters (DDCs) in dual-channel mode allow for reduction in interface rate (real and complex decimation modes) and digital mixing of the signal (complex decimation modes only).
Technische Dokumentation
Design und Entwicklung
Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.
ADC12DJ3200EVM — ADC12DJ3200 – ADC mit HF-Abtastung, 12 Bit, dual 3,2 GSPS oder einzeln 6,4 GSPS – Evaluierungsmodul
Das ADC12DJ3200-Evaluierungsmodul (EVM) ermöglicht die Evaluierung des Bausteins ADC12DJ3200. Der ADC12DJ3200 ist ein energieeffizienter Analog-zu-Digital-Wandler (ADC) mit HF-Abtastung, 12 Bit, Dual 3,2 GSPS/einzeln 6,4 GSPS, mit einem gepufferten Analogeingang, integriertem Digital-Abwärtswandler (...)
ADC12DJ3200EVMCVAL — ADC12DJ3200QML-SP-Evaluierungsmodul
Das ADC12DJ3200EVMCVAL ist ein Evaluierungsmodul (EVM), welches den Baustein ADC12DJ3200QML-SP evaluiert. Der ADC12DJ3200QML-SP ist ein energieeffizienter 12-Bit-Analog-Digital-Wandler (ADC), Dual 3,2-GSPS/Einfach 6,4-GSPS mit HF-Abtastung und gepuffertem Analogeingang, integriertem digitalen (...)
TI-JESD204-IP — JESD204-Schnelldesign-IP für FPGAs, die mit Highspeed-Datenwandlernvon TI verbunden sind
ADC12DJ3200 and ADC12DJ3200QML-SP IBIS and IBIS-AMI Model
PSPICE-FOR-TI — PSpice® für TI Design-und Simulationstool
Gehäuse | Pins | Herunterladen |
---|---|---|
CCGA-FC (NWE) | 196 | Optionen anzeigen |
CLGA-FC (ZMX) | 196 | Optionen anzeigen |
Bestellen & Qualität
- RoHS
- REACH
- Bausteinkennzeichnung
- Blei-Finish/Ball-Material
- MSL-Rating / Spitzenrückfluss
- MTBF-/FIT-Schätzungen
- Materialinhalt
- Qualifikationszusammenfassung
- Kontinuierliches Zuverlässigkeitsmonitoring
- Werksstandort
- Montagestandort
Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.
Support und Schulungen
TI E2E™-Foren mit technischem Support von TI-Ingenieuren
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.