Produktdetails

Sample rate (max) (Msps) 2600 Resolution (Bits) 14 Number of input channels 2 Interface type JESD204B Analog input BW (MHz) 2300 Features High Dynamic Range, High Performance, Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 1.1 Power consumption (typ) (mW) 3400 SNR (dB) 65.5 ENOB (Bits) 10.5 SFDR (dB) 75 Operating temperature range (°C) -40 to 85 Input buffer Yes
Sample rate (max) (Msps) 2600 Resolution (Bits) 14 Number of input channels 2 Interface type JESD204B Analog input BW (MHz) 2300 Features High Dynamic Range, High Performance, Ultra High Speed Rating Catalog Peak-to-peak input voltage range (V) 1.1 Power consumption (typ) (mW) 3400 SNR (dB) 65.5 ENOB (Bits) 10.5 SFDR (dB) 75 Operating temperature range (°C) -40 to 85 Input buffer Yes
VQFNP (RTD) 64 81 mm² (9 mm × 9 mm)
  • 14-Bit, dual channel 2.6 to 3-GSPS ADC
  • Noise spectral density:
    • NSD = -155.6 dBFS/Hz (no AVG)
    • NSD = -158.1 dBFS/Hz (2x AVG)
    • NSD = -160.4 dBFS/Hz (4x AVG)
  • Single core (non-interleaved) ADC architecture
  • Aperture jitter: 50 fs
  • Low close-in residual phase noise:
    • -127 dBc/Hz at 10 kHz offset
  • Spectral performance (f IN = 1 GHz, -4 dBFS):
    • 2x internal averaging
    • SNR: 62.3 dBFS
    • SFDR HD2,3: 63 dBc
    • SFDR worst spur: 85 dBFS
  • Spectral performance (f IN = 1.8 GHz, -4 dBFS):
    • 2x internal averaging
    • SNR: 63 dBFS
    • SFDR HD2,3: 68 dBc
    • SFDR worst spur: 86 dBFS
  • Input fullscale: 1.1 to 1.35 Vpp (2 to 3.5 dBm)
  • Code error rate (CER): 10 -15
  • Full power input bandwidth (-3 dB): 2.75 GHz
  • JESD204B serial data interface
    • Maximum lane rate: 13 Gbps
    • Supports subclass 1 deterministic latency
  • Digital down-converters
    • Up to four DDC per ADC channel
    • Complex output: 4x to 128x decimation
    • 48-bit NCO phase coherent frequency hopping
    • Fast frequency hopping: < 1 us
  • Power consumption: 2.6 W/channel (2x AVG)
  • Power supplies: 1.8 V, 1.2 V
  • 14-Bit, dual channel 2.6 to 3-GSPS ADC
  • Noise spectral density:
    • NSD = -155.6 dBFS/Hz (no AVG)
    • NSD = -158.1 dBFS/Hz (2x AVG)
    • NSD = -160.4 dBFS/Hz (4x AVG)
  • Single core (non-interleaved) ADC architecture
  • Aperture jitter: 50 fs
  • Low close-in residual phase noise:
    • -127 dBc/Hz at 10 kHz offset
  • Spectral performance (f IN = 1 GHz, -4 dBFS):
    • 2x internal averaging
    • SNR: 62.3 dBFS
    • SFDR HD2,3: 63 dBc
    • SFDR worst spur: 85 dBFS
  • Spectral performance (f IN = 1.8 GHz, -4 dBFS):
    • 2x internal averaging
    • SNR: 63 dBFS
    • SFDR HD2,3: 68 dBc
    • SFDR worst spur: 86 dBFS
  • Input fullscale: 1.1 to 1.35 Vpp (2 to 3.5 dBm)
  • Code error rate (CER): 10 -15
  • Full power input bandwidth (-3 dB): 2.75 GHz
  • JESD204B serial data interface
    • Maximum lane rate: 13 Gbps
    • Supports subclass 1 deterministic latency
  • Digital down-converters
    • Up to four DDC per ADC channel
    • Complex output: 4x to 128x decimation
    • 48-bit NCO phase coherent frequency hopping
    • Fast frequency hopping: < 1 us
  • Power consumption: 2.6 W/channel (2x AVG)
  • Power supplies: 1.8 V, 1.2 V

The ADC32RF5x is a single core 14-bit, 2.6 GSPS to 3 GSPS, dual channel analog to digital converters (ADC) that supports RF sampling with input frequencies up to 3 GHz. The design maximizes signal-to-noise ratio (SNR) and delivers a noise spectral density of -155 dBFS/Hz. Using additional internal ADCs along with on-chip signal averaging, the noise density improves to -161 dBFS/Hz.

Each ADC channel can be connected to a quad-band digital down-converter (DDC) using a 48-bit NCO which supports phase coherent frequency hopping. Using the GPIO pins for NCO frequency control, frequency hopping can be achieved in less than 1 µs.

The ADC32RF54 and ADC32RF55 supports the JESD204B serial data interface with subclass 1 deterministic latency using data rates up to 13 Gbps.

The power efficient ADC architecture consumes 2.1 W/ch at 3 Gsps and provides power scaling with lower sampling rates.

The ADC32RF5x is a single core 14-bit, 2.6 GSPS to 3 GSPS, dual channel analog to digital converters (ADC) that supports RF sampling with input frequencies up to 3 GHz. The design maximizes signal-to-noise ratio (SNR) and delivers a noise spectral density of -155 dBFS/Hz. Using additional internal ADCs along with on-chip signal averaging, the noise density improves to -161 dBFS/Hz.

Each ADC channel can be connected to a quad-band digital down-converter (DDC) using a 48-bit NCO which supports phase coherent frequency hopping. Using the GPIO pins for NCO frequency control, frequency hopping can be achieved in less than 1 µs.

The ADC32RF54 and ADC32RF55 supports the JESD204B serial data interface with subclass 1 deterministic latency using data rates up to 13 Gbps.

The power efficient ADC architecture consumes 2.1 W/ch at 3 Gsps and provides power scaling with lower sampling rates.

Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

Selbe Funktionalität wie der verglichene Baustein bei gleicher Anschlussbelegung.
ADC32RF55 AKTIV Zweikanaliger ADC mit RF-Abtastung, 14 Bit, 3 GSPS, niedrige Rauschspektraldichte (NSD) ADC32RF55 offers 3 GSPS in the same pinout and functionality.
Ähnliche Funktionalität wie der verglichene Baustein.
AFE7906 AKTIV 6-Kanal-HF-Abtastempfänger, 5 MHz bis 12 GHz, max. 1200 MHz IBW Six receive (RX) channels, better power/channel and support up to 12-GHz fIN

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 9
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Datenblatt ADC32RF5x Dual Channel 14-bit 2.6 to 3-GSPS RF Sampling Data Converter datasheet (Rev. B) PDF | HTML 21.08.2023
Analog Design Journal Schneller Frequenzsprung in HFAbtastdatenwandlern in Prüf- und Messanwendungen PDF | HTML 21.05.2026
Anwendungshinweis Leveraging TI’s Clock Tools For Converter Designs PDF | HTML 20.04.2026
Analog Design Journal Sampling around Nyquist holes in high-speed converters PDF | HTML 16.05.2025
Anwendungshinweis Comparing Active vs. Passive High-Speed/RF A/D Converter Front Ends PDF | HTML 28.03.2025
Anwendungshinweis Evaluating High-Speed, RF ADC Converter Front-end Architectures PDF | HTML 26.03.2025
Analog Design Journal How the ADC noise figure impacts RF receiver designs PDF | HTML 20.07.2023
Anwendungshinweis Improve SFDR Using Calibration in High-Speed ADCs PDF | HTML 19.06.2023
Anwendungshinweis Getting the Most of Your Data Converter Clocking System Using LMX1204 PDF | HTML 23.06.2022

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

ADC32RF54EVM — ADC32RF55-Evaluierungsmodul für zweikanaligen, 14-Bit-, 2,6-GSPS-ADC mit RF-Abtastung, mit niedrigem

Das ADC32RF54-Evaluierungsmodul (EVM) ist eine Plattform zur Demonstration der Leistung der ADC32RF54-Familie von schnellen Analog-Digital-Wandlern (ADCs) mit JESD204B Schnittstelle. Auf der Platine integrierte Spannungsregelung, Taktlösung (LMK04832), Transformator-gekoppelte Analogeingänge und (...)

Unterstützte Produkte und Hardware
Vorrätig
Limit:
??asset.out-of-stock-ti_de_DE??
Nicht verfügbar
GUI für Evaluierungsmodul (EVM)

ADC32RF55EVM-GUI — ADC3xRF5xEVM GUI installer/configuration generator

ADC3xRF5xEVM GUI installer/configuration generator
Unterstützte Produkte und Hardware
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
VQFNP (RTD) 64 Ultra Librarian

Bestellen & Qualität

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videos