ホーム マイコン (MCU) / プロセッサ マイクロプロセッサ / DSP オーディオ / レーダー DSP SoC
ホーム
マイコン (MCU) / プロセッサ
マイクロプロセッサ / DSP
オーディオ / レーダー DSP SoC

66AK2H06

アクティブ

2 個の Arm A15 コアと 4 個の C66x DSP コア搭載、高性能マルチコア DSP+Arm

ご注文はこちら
データシート

66AK2H06

アクティブ
データシート ご注文はこちら

製品詳細

CPU 2 Arm Cortex-A15 Frequency (MHz) 1200, 1400 Coprocessors C66x DSP Protocols Ethernet PCIe 2 PCIe Gen 2 Hardware accelerators Packet Accelerator, Security Accelerator Features Networking Operating system Linux, RTOS Security Cryptographic acceleration, Device attestation & anti-counterfeit, Secure boot Rating Catalog Operating temperature range (°C) -40 to 100
CPU 2 Arm Cortex-A15 Frequency (MHz) 1200, 1400 Coprocessors C66x DSP Protocols Ethernet PCIe 2 PCIe Gen 2 Hardware accelerators Packet Accelerator, Security Accelerator Features Networking Operating system Linux, RTOS Security Cryptographic acceleration, Device attestation & anti-counterfeit, Secure boot Rating Catalog Operating temperature range (°C) -40 to 100
FCBGA (AAW) 1517 1600 mm² (40 mm × 40 mm)
  • Eight TMS320C66x DSP Core Subsystems (C66x CorePacs), Each With
    • 1.0 GHz or 1.2 GHz C66x Fixed- and Floating-Point DSP Core
      • 38.4 GMacs/Core for Fixed Point @ 1.2 GHz
      • 19.2 GFlops/Core for Floating Point @ 1.2 GHz
    • Memory
      • 32-KB L1P Per CorePac
      • 32-KB L1D Per CorePac
      • 1024-KB Local L2 Per CorePac
  • ARM CorePac
    • Four ARM® Cortex®-A15 MPCore™ Processors at up to 1.4 GHz
    • 4MB of L2 Cache Memory Shared by Four ARM Cores
    • Full Implementation of ARMv7-A Architecture Instruction Set
    • 32-KB L1 Instruction and Data Caches per Core
    • AMBA 4.0 AXI Coherency Extension (ACE) Master Port, Connected to MSMC for Low-Latency Access to Shared MSMC SRAM
  • Multicore Shared Memory Controller (MSMC)
    • 6MB of MSM SRAM Memory Shared by Eight DSP CorePacs and One ARM CorePac
    • Memory Protection Unit (MPU) for Both MSM SRAM and DDR3_EMIF
  • Multicore Navigator
    • 16k Multipurpose Hardware Queues With Queue Manager
    • Packet-Based DMA for Zero-Overhead Transfers
  • Network Coprocessor
    • Packet Accelerator Enables Support for
      • Transport Plane IPsec, GTP-U, SCTP, PDCP
      • L2 User Plane PDCP (RoHC, Air Ciphering)
      • 1-Gbps Wire Speed Throughput at 1.5 MPackets Per Second
    • Security Accelerator Engine Enables Support for
      • IPSec, SRTP, 3GPP, and WiMAX Air Interface, and SSL/TLS Security
      • ECB, CBC, CTR, F8, A5/3, CCM, GCM, HMAC, CMAC, GMAC, AES, DES, 3DES, Kasumi, SNOW 3G, SHA-1, SHA-2 (256-Bit Hash), MD5
      • Up to 2.4 Gbps IPSec and 2.4 Gbps Air Ciphering
    • Ethernet Subsystem
      • Five-Port Switch (Four SGMII Ports)
  • Peripherals
    • Four Lanes of SRIO 2.1
      • Supports up to 5 GBaud
      • Supports Direct I/O, Message Passing
    • Two Lanes PCIe Gen2
      • Supports up to 5 GBaud
    • Two HyperLinks
      • Supports Connections to Other KeyStone™ Architecture Devices Providing Resource Scalability
      • Supports up to 50 GBaud
    • 10-Gigabit Ethernet (10-GbE) Switch Subsystem (66AK2H14 Only)
      • Two XFI Ports
      • IEEE 1588 Support
    • Five Enhanced Direct Memory Access (EDMA) Modules
    • Two 72-Bit DDR3/DDR3L Interfaces With Speeds up to 1600 MHz
    • EMIF16 Interface
    • USB 3.0
    • Two UART Interfaces
    • Three I2C Interfaces
    • 32 GPIO Pins
    • Three SPI Interfaces
    • Semaphore Module
    • 64-Bit Timers
      • Twenty 64-Bit Timers for 66AK2H14 and 66AK2H12
      • Fourteen 64-Bit Timers for 66AK2H06
    • Five On-Chip PLLs
  • Commercial Case Temperature:
    • 0ºC to 85ºC
  • Extended Case Temperature:
    • –40ºC to 100ºC
  • Eight TMS320C66x DSP Core Subsystems (C66x CorePacs), Each With
    • 1.0 GHz or 1.2 GHz C66x Fixed- and Floating-Point DSP Core
      • 38.4 GMacs/Core for Fixed Point @ 1.2 GHz
      • 19.2 GFlops/Core for Floating Point @ 1.2 GHz
    • Memory
      • 32-KB L1P Per CorePac
      • 32-KB L1D Per CorePac
      • 1024-KB Local L2 Per CorePac
  • ARM CorePac
    • Four ARM® Cortex®-A15 MPCore™ Processors at up to 1.4 GHz
    • 4MB of L2 Cache Memory Shared by Four ARM Cores
    • Full Implementation of ARMv7-A Architecture Instruction Set
    • 32-KB L1 Instruction and Data Caches per Core
    • AMBA 4.0 AXI Coherency Extension (ACE) Master Port, Connected to MSMC for Low-Latency Access to Shared MSMC SRAM
  • Multicore Shared Memory Controller (MSMC)
    • 6MB of MSM SRAM Memory Shared by Eight DSP CorePacs and One ARM CorePac
    • Memory Protection Unit (MPU) for Both MSM SRAM and DDR3_EMIF
  • Multicore Navigator
    • 16k Multipurpose Hardware Queues With Queue Manager
    • Packet-Based DMA for Zero-Overhead Transfers
  • Network Coprocessor
    • Packet Accelerator Enables Support for
      • Transport Plane IPsec, GTP-U, SCTP, PDCP
      • L2 User Plane PDCP (RoHC, Air Ciphering)
      • 1-Gbps Wire Speed Throughput at 1.5 MPackets Per Second
    • Security Accelerator Engine Enables Support for
      • IPSec, SRTP, 3GPP, and WiMAX Air Interface, and SSL/TLS Security
      • ECB, CBC, CTR, F8, A5/3, CCM, GCM, HMAC, CMAC, GMAC, AES, DES, 3DES, Kasumi, SNOW 3G, SHA-1, SHA-2 (256-Bit Hash), MD5
      • Up to 2.4 Gbps IPSec and 2.4 Gbps Air Ciphering
    • Ethernet Subsystem
      • Five-Port Switch (Four SGMII Ports)
  • Peripherals
    • Four Lanes of SRIO 2.1
      • Supports up to 5 GBaud
      • Supports Direct I/O, Message Passing
    • Two Lanes PCIe Gen2
      • Supports up to 5 GBaud
    • Two HyperLinks
      • Supports Connections to Other KeyStone™ Architecture Devices Providing Resource Scalability
      • Supports up to 50 GBaud
    • 10-Gigabit Ethernet (10-GbE) Switch Subsystem (66AK2H14 Only)
      • Two XFI Ports
      • IEEE 1588 Support
    • Five Enhanced Direct Memory Access (EDMA) Modules
    • Two 72-Bit DDR3/DDR3L Interfaces With Speeds up to 1600 MHz
    • EMIF16 Interface
    • USB 3.0
    • Two UART Interfaces
    • Three I2C Interfaces
    • 32 GPIO Pins
    • Three SPI Interfaces
    • Semaphore Module
    • 64-Bit Timers
      • Twenty 64-Bit Timers for 66AK2H14 and 66AK2H12
      • Fourteen 64-Bit Timers for 66AK2H06
    • Five On-Chip PLLs
  • Commercial Case Temperature:
    • 0ºC to 85ºC
  • Extended Case Temperature:
    • –40ºC to 100ºC

The 66AK2Hxx platform combines the quad ARM Cortex-A15 processor with up to eight TMS320C66x high-performance DSPs using the KeyStone II architecture. The 66AK2H14/12/06 device provides up to 5.6 GHz of ARM and 9.6 GHz of DSP processing coupled with security, packet processing, and Ethernet switching at lower power than multichip solutions. The 66AK2H14/12/06 device is optimal for embedded infrastructure applications like cloud computing, media processing, high-performance computing, transcoding, security, gaming, analytics, and virtual desktop.

The C66x core combines fixed-point and floating-point computational capability in the processor without sacrificing speed, size, or power consumption. The raw computational performance is 38.4 GMACS/core and 19.2 Gflops/core (@ 1.2 GHz operating frequency). The C66x is also 100% backward compatible with software for C64x+ devices. The C66x core incorporates 90 new instructions targeted for floating point (FPi) and vector math oriented (VPi) processing.

The 66AK2H14/12/06 device has a complete set of development tools that includes: a C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows® debugger interface for visibility into source code execution.

The 66AK2Hxx platform combines the quad ARM Cortex-A15 processor with up to eight TMS320C66x high-performance DSPs using the KeyStone II architecture. The 66AK2H14/12/06 device provides up to 5.6 GHz of ARM and 9.6 GHz of DSP processing coupled with security, packet processing, and Ethernet switching at lower power than multichip solutions. The 66AK2H14/12/06 device is optimal for embedded infrastructure applications like cloud computing, media processing, high-performance computing, transcoding, security, gaming, analytics, and virtual desktop.

The C66x core combines fixed-point and floating-point computational capability in the processor without sacrificing speed, size, or power consumption. The raw computational performance is 38.4 GMACS/core and 19.2 Gflops/core (@ 1.2 GHz operating frequency). The C66x is also 100% backward compatible with software for C64x+ devices. The C66x core incorporates 90 new instructions targeted for floating point (FPi) and vector math oriented (VPi) processing.

The 66AK2H14/12/06 device has a complete set of development tools that includes: a C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows® debugger interface for visibility into source code execution.

filter その他の オーディオ / レーダー DSP SoC を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
65 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート 66AK2Hxx Multicore DSP+ARM® KeyStone II System-on-Chip (SoC) データシート (Rev. G) PDF | HTML 2017/10/09
* エラッタ 66AK2Hxx Multicore DSP+ARM KeyStone II SOC Errata (Revs 1.0, 1.1, 2.0, 3.0, 3.1) (Rev. F) 2018/06/05
アプリケーション・ノート HVDC アーキテクチャと制御および保護向けの設計の概要 PDF | HTML PDF | HTML 2026/05/26
ユーザー・ガイド ARM Assembly Language Tools v20.2.0.LTS User's Guide (Rev. Z) PDF | HTML 2023/03/30
ユーザー・ガイド ARM Optimizing C/C++ Compiler v20.2.0.LTS User's Guide (Rev. W) PDF | HTML 2023/03/30
アプリケーション・ノート DDR3 Design Requirements for KeyStone Devices (Rev. D) PDF | HTML 2022/07/07
アプリケーション・ノート Keystone Error Detection and Correction EDC ECC (Rev. A) 2021/06/25
アプリケーション・ノート How to Migrate CCS 3.x Projects to the Latest CCS (Rev. A) PDF | HTML 2021/05/19
アプリケーション・ノート Implementing an FTP Server on TI 66AK2H Device With RTOS PDF | HTML 2020/08/17
アプリケーション・ノート Using DSPLIB FFT Implementation for Real Input and Without Data Scaling PDF | HTML 2019/06/11
アプリケーション・ノート Using Arm ROM Bootloader on Keystone II Devices PDF | HTML 2019/06/04
アプリケーション・ノート Keystone Multicore Device Family Schematic Checklist PDF | HTML 2019/05/17
アプリケーション・ノート KeyStone II DDR3 interface bring-up PDF | HTML 2019/03/07
アプリケーション・ノート Power Consumption Summary for 66AK2Hx System-on-Chip (SoC) Device Family 2017/09/28
ユーザー・ガイド KeyStone II Architecture Universal Serial Bus 3.0 (USB 3.0) (Rev. A) 2017/08/21
アプリケーション・ノート Thermal Design Guide for DSP and Arm Application Processors (Rev. B) 2017/08/14
ユーザー・ガイド Phase-Locked Loop (PLL) for KeyStone Devices User's Guide (Rev. I) 2017/07/26
ユーザー・ガイド Serializer/Deserializer (SerDes) for KeyStone II Devices User Guide (Rev. A) 2016/07/27
アプリケーション・ノート Power Management of KS2 Device (Rev. C) 2016/07/15
アプリケーション・ノート SERDES Link Commissioning on KeyStone I and II Devices 2016/04/13
ホワイト・ペーパー Multicore SoCs stay a step ahead of SoC FPGAs 2016/02/23
アプリケーション・ノート TI DSP Benchmarking PDF | HTML 2016/01/13
アプリケーション・ノート Throughput Performance Guide for KeyStone II Devices (Rev. B) 2015/12/22
アプリケーション・ノート Keystone II DDR3 Debug Guide 2015/10/16
ユーザー・ガイド Enhanced Direct memory Access 3 (EDMA3) for KeyStone Devices User's Guide (Rev. B) PDF | HTML 2015/05/06
ユーザー・ガイド Multicore Navigator (CPPI) for KeyStone Architecture User's Guide (Rev. H) PDF | HTML 2015/04/09
ユーザー・ガイド DDR3 Memory Controller for KeyStone II Devices User's Guide (Rev. C) 2015/03/27
ホワイト・ペーパー TI’s processors leading the way in embedded analytics 2015/03/03
アプリケーション・ノート Keystone II DDR3 Initialization 2015/01/26
ユーザー・ガイド Power Sleep Controller (PSC) for KeyStone Devices User's Guide (Rev. C) 2014/09/04
ユーザー・ガイド Serial RapidIO (SRIO) for KeyStone Devices User's Guide (Rev. C) 2014/09/03
ホワイト・ペーパー KeyStone™-II-based processors: 10G Ethernet as an optical interface 2014/08/25
アプリケーション・ノート Hardware Design Guide for KeyStone II Devices 2014/03/24
製品概要 66AK2Hx KeyStone Multicore DSP+ARM System-on-chips (Rev. A) 2013/11/08
ユーザー・ガイド PCI Express (PCIe) for KeyStone Devices User's Guide (Rev. D) 2013/09/30
ユーザー・ガイド Debug and Trace for KeyStone II Devices User's Guide 2013/07/26
ユーザー・ガイド ARM Bootloader User Guide for KeyStone II Devices 2013/07/21
ユーザー・ガイド DSP Bootloader for KeyStone Architecture User's Guide (Rev. C) 2013/07/15
ユーザー・ガイド Gigabit Ethernet Switch Subsystem for KeyStone Devices User's Guide (Rev. D) 2013/07/03
ユーザー・ガイド Memory Protection Unit (MPU) for KeyStone Devices User's Guide (Rev. A) 2013/06/28
ユーザー・ガイド C66x CorePac User's Guide (Rev. C) 2013/06/28
ユーザー・ガイド HyperLink for KeyStone Devices User's Guide (Rev. C) 2013/05/28
ユーザー・ガイド Security Accelerator (SA) for KeyStone Devices User's Guide (Rev. B) 2013/02/05
製品概要 Multicore DSPs for High-Performance Video Coding 2013/01/22
ユーザー・ガイド Multicore Shared Memory Controller (MSMC) User Guide for KeyStone II Devices 2012/11/12
製品概要 Industrial Imaging: Applications of the K2H and K2E platforms 2012/11/09
製品概要 Video Infrastructure - Applications of the K2E, K2H platforms 2012/11/09
ユーザー・ガイド ARM CorePac User Guide for KeyStone II Devices 2012/10/31
アプリケーション・ノート Multicore Programming Guide (Rev. B) 2012/08/29
ユーザー・ガイド Packet Accelerator (PA) for KeyStone Devices User's Guide (Rev. A) 2012/07/11
ユーザー・ガイド Serial Peripheral Interface (SPI) for KeyStone Devices User’s Guide (Rev. A) 2012/03/30
ユーザー・ガイド Chip Interrupt Controller (CIC) for KeyStone Devices User's Guide (Rev. A) 2012/03/27
ユーザー・ガイド 64-Bit Timer (Timer64) for KeyStone Devices User's Guide (Rev. A) 2012/03/22
アプリケーション・ノート PCIe Use Cases for KeyStone Devices 2011/12/13
アプリケーション・ノート Introduction to TMS320C6000 DSP Optimization 2011/10/06
ユーザー・ガイド Inter-Integrated Circuit (I2C) for KeyStone Devices User's Guide 2011/09/02
ユーザー・ガイド External Memory Interface (EMIF16) for KeyStone Devices User's Guide (Rev. A) 2011/05/24
ホワイト・ペーパー Software and Hardware Design Challenges Due to Dynamic Raw NAND Market 2011/05/19
アプリケーション・ノート Optimizing Loops on the C66x DSP 2010/11/09
ユーザー・ガイド General-Purpose Input/Output (GPIO) forKeyStone Devices User's Guide 2010/11/09
ユーザー・ガイド C66x CPU and Instruction Set Reference Guide 2010/11/09
アプリケーション・ノート Clocking Design Guide for KeyStone Devices 2010/11/09
ユーザー・ガイド Universal Asynchronous Receiver/Transmitter (UART) for KeyStone Devices UG 2010/11/09
ユーザー・ガイド C66x DSP Cache User's Guide 2010/11/09
ユーザー・ガイド Network Coprocessor for KeyStone Devices User's Guide 2010/11/02

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

デバッグ・プローブ

TMDSEMU200-U — XDS200 USB デバッグ プローブ

XDS200 は、TI の組込みデバイスのデバッグに使用するデバッグ プローブ (エミュレータ) です。大半のデバイスでは、より新しく低コストな XDS110 (www.ti.com/tool/TMDSEMU110-U) の使用が推奨されます。XDS200 は、単一のポッドで IEEE1149.1、IEEE1149.7、SWD などの幅広い規格をサポートします。すべての XDS デバッグ プローブは、ETB (Embedded Trace Buffer、組込みトレース バッファ) 搭載のすべての Arm® と DSP プロセッサに対し、コア トレースとシステム トレースをサポートしています。

(...)

サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
デバッグ・プローブ

TMDSEMU560V2STM-U — XDS560™ ソフトウェア v2 システム トレース USB デバッグ プローブ

XDS560v2 は、XDS560™ デバッグ プローブ ファミリの中で最高の性能を提供し、従来型の JTAG 規格（IEEE1149.1）と、cJTAG（IEEE1149.7）の両方をサポートしています。  シリアル ワイヤ デバッグ (SWD) はサポートしていないことに注意してください。

すべての XDS デバッグ プローブは、ETB（Embedded Trace Buffer、組込みトレース バッファ）搭載のすべての ARM と DSP プロセッサに対し、コア トレースとシステム トレースをサポートしています。  ピンのトレースには、XDS560v2 PRO TRACE が必要です。

(...)

サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
デバッグ・プローブ

TMDSEMU560V2STM-UE — Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット

The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

サポート対象の製品とハードウェア
在庫あり
制限：
??asset.out-of-stock-ti_ja_JP??
入手不可
ソフトウェア開発キット (SDK)

BIOSLINUXMCSDK-K2 — MCSDK (SYS/BIOS RTOS、および KeyStone II ARM A15 + DSP C66x 用 Linux OS をサポート)

NOTE: K2x, C665x and C667x devices are now actively maintained on the Processor-SDK release stream. See links above.

Our Multicore Software Development Kits (MCSDK) provide highly-optimized bundles of foundational, platform-specific drivers to enable development on selected TI ARM and DSP devices. (...)

サポート対象の製品とハードウェア
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-LINUX-K2HK — K2H 向け Linux プロセッサ SDK

プロセッサ SDK (ソフトウェア開発キット) は、TI の組込みプロセッサを対象にした統合ソフトウェア プラットフォームであり、セットアップが簡単で、ベンチマークとデモにすぐにアクセスできます。  プロセッサ SDK はいずれも TI の広範な製品ラインアップに対応しており、複数のデバイス間でのソフトウェアのシームレスな再利用や移行が可能です。  プロセッサ SDK と TI の組込みプロセッサ ソリューションにより、スケーラブルなプラットフォーム ソリューションの開発が極めて容易になります。

プロセッサ SDK v.02.xx は、Linux と TI-RTOS 双方のオペレーティング (...)

サポート対象の製品とハードウェア
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-LINUX-RT-K2HK — K2H 向け Linux-RT プロセッサ SDK

プロセッサ SDK (ソフトウェア開発キット) は、TI の組込みプロセッサを対象にした統合ソフトウェア プラットフォームであり、セットアップが簡単で、ベンチマークとデモにすぐにアクセスできます。  プロセッサ SDK はいずれも TI の広範な製品ラインアップに対応しており、複数のデバイス間でのソフトウェアのシームレスな再利用や移行が可能です。  プロセッサ SDK と TI の組込みプロセッサ ソリューションにより、スケーラブルなプラットフォーム ソリューションの開発が極めて容易になります。

プロセッサ SDK v.02.xx は、Linux と TI-RTOS 双方のオペレーティング (...)

サポート対象の製品とハードウェア
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-RTOS-K2HK — K2H 向け RTOS プロセッサ SDK

プロセッサ SDK (ソフトウェア開発キット) は、TI の組込みプロセッサを対象にした統合ソフトウェア プラットフォームであり、セットアップが簡単で、ベンチマークとデモにすぐにアクセスできます。  プロセッサ SDK はいずれも TI の広範な製品ラインアップに対応しており、複数のデバイス間でのソフトウェアのシームレスな再利用や移行が可能です。  プロセッサ SDK と TI の組込みプロセッサ ソリューションにより、スケーラブルなプラットフォーム ソリューションの開発が極めて容易になります。

プロセッサ SDK v.02.xx は、Linux と TI-RTOS 双方のオペレーティング (...)

サポート対象の製品とハードウェア
IDE (統合開発環境)、コンパイラ、またはデバッガ

CCSTUDIO — Code Composer Studio 統合開発環境（IDE）

CCStudio™ IDE is part of TI's extensive CCStudio™ development ecosystem and is an integrated development environment for TI's microcontrollers, processors, wireless connectivity devices, and radar sensors. CCStudio IDE is available as desktop or cloud-based applications. The cloud version (...)

サポート対象の製品とハードウェア
ドライバまたはライブラリ

FFTLIB — FFT ライブラリ、浮動小数点デバイス用

The Texas Instruments FFT library is an optimized floating-point math function library for computing the discrete Fourier transform (DFT).

サポート対象の製品とハードウェア
ドライバまたはライブラリ

MATHLIB — DSP 演算ライブラリ、浮動小数点デバイス用

The Texas Instruments math library is an optimized floating-point math function library for C programmers using TI floating point devices. These routines are typically used in computationally intensive real-time applications where optimal execution speed is critical. By using these routines instead (...)
サポート対象の製品とハードウェア
ドライバまたはライブラリ

SPRC264 — TMS320C5000/6000 イメージ ライブラリ（IMGLIB）

C5000/6000 画像処理ライブラリ（IMGLIB）は、C言語プログラマ向けの最適化された画像/ビデオ処理関数ライブラリです。これは、計算負荷の高いリアルタイム アプリケーションで通常使用される、C言語から呼び出し可能な汎用の画像/動画処理ルーチンを含んでいます。これらのルーチンを使用することで、同等の標準ANSI C言語コードよりも高いパフォーマンスを実現できます。IMGLIBは、すぐに使えるDSP関数をソースコード付きで提供することで、アプリケーション開発期間を大幅に短縮できます。

ベンチマークを参照してください：各DSP コアのベンチマーク

サポート対象の製品とハードウェア
ドライバまたはライブラリ

SPRC265 — TMS320C6000 DSP ライブラリ（DSPLIB）

TMS320C6000 Digital Signal Processor Library (DSPLIB) は、Cプログラマー向けのプラットフォーム最適化DSP関数ライブラリです。これは、計算集約的なリアルタイム アプリケーションで一般的に使用される、C言語から呼び出し可能な汎用信号処理ルーチンを含んでいます。これらのルーチンを使用することで、同等の標準ANSI C言語コードよりも高いパフォーマンスを実現できます。DSPLIBは、すぐに使えるDSP関数をソースコード付きで提供することで、アプリケーション開発期間を大幅に短縮できます。

ベンチマークを参照してください：各DSP コアのベンチマーク

サポート対象の製品とハードウェア
ソフトウェア・コーデック

C66XCODECS — コーデック - ビデオ、スピーチ - C66x ベース・デバイス用

TI のコーデックは無償であり、量産ライセンスが付属しているほか、今すぐダウンロードできます。いずれも量産テスト済みで、ビデオや音声の各アプリケーションに簡単に統合可能です。多くの場合、C66x プラットフォーム向けの C64x+ コーデックが提供済みであり、検証済みです。各インストーラやダウンロード・ページから、データシートとリリース・ノートが利用可能です。

下記の 「Download options」 (オプションのダウンロード) ボタンを使用して入手できるコーデックは、TI が現時点で提供している、最新のテスト済みバージョンです。さらに、一部のアプリケーション・デモで、TI (...)

サポート対象の製品とハードウェア
シミュレーション・モデル

66AK2H06 Power Consumption Model (Rev. A)

SPRM649A.ZIP (136 KB) - 電力モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

66AK2H12 66AK2H06 AAW BSDL Model

SPRM609.ZIP (36 KB) - BSDL モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

66AK2H12 66AK2H06 AAW IBIS Model

SPRM618.ZIP (2189 KB) - IBIS モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

66AK2Hx FloTherm Model

SPRM603.ZIP (6 KB) - 電力モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

KeyStone II IBIS AMI Models

SPRM743.ZIP (265889 KB) - IBIS-AMI モデル
lock = 輸出許可が必要 (1 分)
サポート対象の製品とハードウェア
リファレンス・デザイン

TIDEP0037 — 高効率電力スケーラブル H.265/HEVC を実装するために、TMS320C6678 プロセッサを使用した、リファレンス デザイン

HEVC は効率的ではあるものの処理負荷の高いビデオ規格であり、同じビデオ品質レベルであれば、H.264/MPEG-4 と比較してデータ圧縮率が 2 倍になると言われています。このデザインは、1 つ以上の TMS320C6678 デバイスを使用して、複数の分解能、フレーム レート、プロファイルにまたがって拡張できる、電力効率の高いソフト H.265/HEVC ソリューションをリアルタイムに実装する方法を示しています。  また、シングル チャネル HEVC 720p30 リアルタイム エンコーダとシングル チャネル HEVC 1080p60 リアルタイム デコーダの使用事例も含まれています。  (...)

サポート対象の製品とハードウェア
リファレンス・デザイン

TIDEP0045 — TI の C6678 DSP にリアルタイム合成開口レーダー (SAR) アルゴリズムを実装するリファレンスデザイン

このリファレンス デザインは、マルチコア デジタル信号プロセッサ (DSP) である TMS320C6678 上で動作するリアルタイム合成開口レーダー (SAR) を提示します。SAR (逐次比較型) の主な課題の一つは、画像の生成には計算負荷の高い信号処理手順が伴うため、リアルタイムで高解像度画像を生成することです。   8 コアの固定小数点/浮動小数点 DSP である C6678 に SAR アルゴリズムを実装しており、包括的なアプリケーション性能と 1、2、4、8 個の DSP コアにまたがるスケール化を実現することができます。ここでは、距離測定用ドップラー SAR (...)

サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
FCBGA (AAW) 1517 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ