ADC31RF80
- 14-Bit, 3-GSPS ADC
- Noise Floor: –155 dBFS/Hz
- RF Input Supports Up To 4.0 GHz
- Aperture Jitter: 90 fS
- Spectral Performance (fIN =
900 MHz, –2 dBFS):
- SNR: 61.4 dBFS
- SFDR: 71-dBc HD2, HD3
- SFDR: 76-dBc Worst Spur
- Spectral Performance (fIN = 1.85
GHz, –2 dBFS):
- SNR: 58.5 dBFS
- SFDR: 65-dBc HD2, HD3
- SFDR: 75-dBc Worst Spur
- On-Chip Digital Down-Converters:
- Up to 2 DDCs (Dual-Band Mode)
- Up to 3 Independent NCOs per DDC
- On-Chip Input Clamp for Overvoltage Protection
- Programmable On-Chip Power Detectors With Alarm Pins for AGC Support
- On-Chip Dither
- On-Chip Input Termination
- Input Full-Scale: 1.35 VPP
- Support for Multi-Chip Synchronization
- JESD204B Interface:
- Subclass 1-Based Deterministic Latency
- 4 Lanes Support at 12.5 Gbps
- Total Power Dissipation: 3.2 W at 3.0 GSPS
- 72-Pin VQFN Package (10 mm × 10 mm)
The ADC31RF80 device is a 14-bit, 3-GSPS, single-channel telecom receiver and feedback device that supports RF sampling with input frequencies up to 4 GHz and beyond. Designed for high signal-to-noise ratio (SNR), the ADC31RF80 delivers a noise spectral density of –155 dBFS/Hz as well as dynamic range over a large input frequency range. The buffered analog input with on-chip termination provides uniform input impedance across a wide frequency range and minimizes sample-and-hold glitch energy.
The ADC31RF80 comes with a dual-band, digital down-converter (DDC) with up to three independent, 16-bit numerically-controlled oscillators (NCOs) per DDC for phase-coherent frequency hopping. Additionally, the ADC is equipped with front-end peak and RMS power detectors and alarm functions to support external automatic gain control (AGC) algorithms.
The ADC31RF80 supports the JESD204B serial interface with subclass 1-based deterministic latency using data rates up to 12.5 Gbps with up to four lanes. The device is offered in a 72-pin VQFN package (10 mm × 10 mm) and supports the industrial temperature range (–40°C to +85°C).
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | ADC31RF80 3-GSPS Telecom Receiver and Feedback Device データシート | PDF | HTML | 2017/08/23 | ||
| アプリケーション・ノート | Configuration Files for ADC32RF45, ADC32RF83, and ADC32RF80 (Rev. B) | 2017/09/05 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
ADC32RF80EVM — ADC32RF80 デュアル チャネル、14 ビット、3GSPS、RF サンプリング広帯域レシーバの評価基板
ADC32RF80 評価基板 (EVM) は、JESD204B インターフェイスを搭載したデュアル 3GSPS 14 ビット A/D コンバータ (ADC) の性能を提示します。この EVM は ADC32RF80 デバイスを搭載しており、LMK04828 が JESD204B クロックを供給するほか、TI の各種電圧レギュレータが必要な電圧を供給します。ADC の各チャネルの入力はデフォルトで 1 個のトランス入力回路に接続されており、この回路は 50Ω のシングルエンド信号源に接続可能
クロック リファレンス入力はトランス入力から供給されており、この入力は 50Ω のシングルエンド (...)
TI204C-IP — Request for JESD204 rapid design IP
JESD204 rapid design IP (迅速設計知的財産) は、良好に動作する JESD204 システムを FPGA エンジニアが開発する際に、迅速な経路をたどれる設計を採用しています。この IP は、ダウンストリーム (下流) のデジタル処理と他のアプリケーション ロジックを、性能とタイミングに関する JESD204 プロトコルの重要な制約の大半から分離できるアーキテクチャを採用しています。この IP は、ファームウェア開発に費やす期間を短縮し、FPGA の統合を平易化できるように、設計者の皆様を支援します。
JESD204 rapid design IP は、TI の高速データ (...)
FREQ-DDC-FILTER-CALC — RF-Sampling Frequency Planner, Analog Filter, and DDC Excel Calculator
この Excel カリキュレータは、システム設計者がダイレクト RF サンプリングレシーバの設計とデバッグを簡素化する方法を提供します。周波数計画、アナログ フィルタリング、デシメーション フィルタのスプリアス位置の 3 つの機能を備えています。
コンセプト フェーズでは、周波数計画ツールを使用して、ADC サンプリング レートと入力周波数の両方の位置を微調整し、ブロッキング イベント時にスプリアス フリー ダイナミック レンジ (SFDR) を最適化できます。一部の設計は、その両方に対応する柔軟性があります。L バンド レシーバやワイヤレス (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| VQFNP (RMP) | 72 | Ultra Librarian |
購入と品質
推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。