ホーム データ・コンバータ 統合型やスペシャル・ファンクションの各データ・コンバータ 医療用 AFE コンピューター断層撮影 (CT) 向け AFE

2 チャネル、電流入力 20 ビット AD コンバータ

製品詳細

Number of input channels 2 Resolution (Bits) 20 Features Computed Tomography (CT) Operating temperature range (°C) -40 to 85 Interface type Serial Rating Catalog
Number of input channels 2 Resolution (Bits) 20 Features Computed Tomography (CT) Operating temperature range (°C) -40 to 85 Interface type Serial Rating Catalog
SOIC (DW) 28 184.37 mm² 17.9 x 10.3 TQFP (PJT) 32 81 mm² 9 x 9
  • モノリシック電荷測定AD コンバータ
  • デジタル・フィルタによるノイズ低減: 3.2ppm、RMS
  • 積分直線性:±0.005% Reading ±0.5ppm FSR
  • 高精度真の積分機能
  • プログラマブル・フルスケール
  • 単電源
  • カスケード可能出力
  • アプリケーション
    • ダイレクト光センサ・デジタル変換
    • CT スキャナDAS
    • 赤外線パイロメータ
    • 高精度プロセス制御
    • 液体/ガスクロマトグラフィ
    • 血液分析

米国特許 #5841310 による保護対象

  • モノリシック電荷測定AD コンバータ
  • デジタル・フィルタによるノイズ低減: 3.2ppm、RMS
  • 積分直線性:±0.005% Reading ±0.5ppm FSR
  • 高精度真の積分機能
  • プログラマブル・フルスケール
  • 単電源
  • カスケード可能出力
  • アプリケーション
    • ダイレクト光センサ・デジタル変換
    • CT スキャナDAS
    • 赤外線パイロメータ
    • 高精度プロセス制御
    • 液体/ガスクロマトグラフィ
    • 血液分析

米国特許 #5841310 による保護対象

DDC112は、デュアル入力、広ダイナミック・レンジ、電荷デ ジタイジングの分解能20ビットのADコンバータです。また、光 センサ等の低電流出力デバイスを、ADコンバータ入力に直接 接続可能です。各入力に2つの積分器を持ち、一方がデジタル 変換中に他方が積分を行う為、電荷積分は連続して行います。

高精度/高ダイナミックレンジのデジタル出力を得るため、2入 力のそれぞれについてDDC112は、電流/電圧変換、連続積分 、プログラマブルなフルスケール・レンジ、AD変換、およびデ ジタルフィルタなどの機能を組み合わせています。プログラマ ブルな内蔵フルスケール・レンジに加え、外付けの積分コンデ ンサを使用する事により最大1000pCの、ユーザー・プログラマ ブルなフルスケール・レンジが可能です。

単電源動作を実現するため、内蔵ADコンバータは差動入力と なっており、正入力はVREFに接続されています。各積分サイ クルの初期のリセット区間で、積分コンデンサはVREFに充電 されます。この電荷は、入力電流に比例して放電され、積分サ イクルの終了時、残電圧がVREFと比較されます。

直前の変換結果を保持する高速シリアル・シフト・レジスタは 、複数のDDC112ユニットのカスケード構成が可能で、相互接 続線数を最小限とします。DDC112は、SO-28またはTQFP-32パ ッケージで供給され、2つの性能グレードがあります。

DDC112は、デュアル入力、広ダイナミック・レンジ、電荷デ ジタイジングの分解能20ビットのADコンバータです。また、光 センサ等の低電流出力デバイスを、ADコンバータ入力に直接 接続可能です。各入力に2つの積分器を持ち、一方がデジタル 変換中に他方が積分を行う為、電荷積分は連続して行います。

高精度/高ダイナミックレンジのデジタル出力を得るため、2入 力のそれぞれについてDDC112は、電流/電圧変換、連続積分 、プログラマブルなフルスケール・レンジ、AD変換、およびデ ジタルフィルタなどの機能を組み合わせています。プログラマ ブルな内蔵フルスケール・レンジに加え、外付けの積分コンデ ンサを使用する事により最大1000pCの、ユーザー・プログラマ ブルなフルスケール・レンジが可能です。

単電源動作を実現するため、内蔵ADコンバータは差動入力と なっており、正入力はVREFに接続されています。各積分サイ クルの初期のリセット区間で、積分コンデンサはVREFに充電 されます。この電荷は、入力電流に比例して放電され、積分サ イクルの終了時、残電圧がVREFと比較されます。

直前の変換結果を保持する高速シリアル・シフト・レジスタは 、複数のDDC112ユニットのカスケード構成が可能で、相互接 続線数を最小限とします。DDC112は、SO-28またはTQFP-32パ ッケージで供給され、2つの性能グレードがあります。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
13 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート デュアル電流入力20ビット AD コンバータ データシート (Rev. B 翻訳版) 英語版 (Rev.B) PDF | HTML 2007年 3月 30日
技術記事 Designing signal chains for portable diagnostics PDF | HTML 2022年 5月 18日
Analog Design Journal Selecting a multichannel ultra-low-current measurement IC PDF | HTML 2022年 3月 18日
技術記事 Helping physicians achieve faster, more accurate patient diagnoses with molecular PDF | HTML 2020年 5月 20日
EVM ユーザー ガイド (英語) DDC11xEVM-PDK User's Guide (Rev. A) 2010年 7月 9日
その他の技術資料 DDC11xEVM Readme Page Thank You Letter 2007年 11月 7日
アプリケーション・ノート Creating a Bipolar Input Range for the DDC112 2000年 9月 27日
アプリケーション・ノート DDC112 の継続モード・非継続モードを理解する 2000年 9月 27日
ユーザー・ガイド DEM-DDC112U-C: Demonstration Fixture for the DDC112 2000年 9月 27日
アプリケーション・ノート Multi-DDC112 DUT Board for the DDC112 Evaluation Fixture 2000年 9月 27日
アプリケーション・ノート Retrieving Data from the DDC112 2000年 9月 27日
アプリケーション・ノート The DDC112\'s Test Mode 2000年 9月 27日
アプリケーション・ノート Using External Integration Capacitors on the DDC112 2000年 9月 27日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

DDC11XEVM-PDK — DDC11xEVM-PDK パフォーマンス・デモ・キット

The DDC11xEVM-PDK provides an easy-to-use platform for evaluating the DDC112 or DDC114 charge digitizing A/D converters. A PC interface board (DDCMB) and daughter boards for the DDC112 or DDC114 are included along with software that makes analysis and testing of these devices manageable.

ユーザー ガイド: PDF
ガーバー・ファイル

DDC112EVM Gerber

SBAC114.ZIP (240 KB)
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ ピン数 ダウンロード
SOIC (DW) 28 オプションの表示
TQFP (PJT) 32 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ