ホーム インターフェイス LVDS、M-LVDS、PECL の各 IC
ホーム
インターフェイス
LVDS、M-LVDS、PECL の各 IC

DS40MB200

アクティブ

送信プリエンファシス機能と受信イコライゼーション機能搭載、デュアル、4.0Gbps、2:1/1:2 CML マルチプレクサ / バッファ

ご注文はこちら
データシート

DS40MB200

アクティブ
データシート ご注文はこちら

製品詳細

Function Equalizer, Mux buffer Protocols CML, LVDS, LVPECL Number of transmitters 2, 4 Number of receivers 2, 4 Supply voltage (V) 3.3 Signaling rate (Mbps) 4000 Input signal CML Output signal CML Rating Catalog Operating temperature range (°C) 0 to 85
Function Equalizer, Mux buffer Protocols CML, LVDS, LVPECL Number of transmitters 2, 4 Number of receivers 2, 4 Supply voltage (V) 3.3 Signaling rate (Mbps) 4000 Input signal CML Output signal CML Rating Catalog Operating temperature range (°C) 0 to 85
WQFN (NJU) 48 49 mm² 7 x 7
  • 1Gbps～4Gbps の低ジッタ動作
  • 固定入力イコライゼーション
  • 出力プリエンファシスをプログラム可能
  • 独立したスイッチおよびライン側のプリエンファシス制御
  • スイッチ側ループバック モードをプログラム可能
  • オンチップ終端
  • 3.3V 電源
  • ESD 定格：6kV HBM
  • 48 リードレス WQFN パッケージ (7mm × 7mm)
  • 0℃～+85℃の動作温度範囲
  • 1Gbps～4Gbps の低ジッタ動作
  • 固定入力イコライゼーション
  • 出力プリエンファシスをプログラム可能
  • 独立したスイッチおよびライン側のプリエンファシス制御
  • スイッチ側ループバック モードをプログラム可能
  • オンチップ終端
  • 3.3V 電源
  • ESD 定格：6kV HBM
  • 48 リードレス WQFN パッケージ (7mm × 7mm)
  • 0℃～+85℃の動作温度範囲

DS40MB200 デバイスは、デュアル シグナル コンディショニング 2:1 マルチプレクサ (MUX) および 1:2 ファンアウトバッファで、バックプレーン冗長性アプリケーションで使用できるように設計されています。シグナル コンディショニング機能には、連続時間リニア イコライゼーション (CTLE) とプログラム可能な出力プリエンファシスが含まれており、FR4 バックプレーンのデータ通信を最大 4Gbps のレートまで拡張できます。各入力段には固定イコライザがあり、基板配線によるシンボル間干渉歪みを低減できます。

すべての出力ドライバには、長い FR4 バックプレーンからの伝送損失を補償し、確定的なジッタを低減するため、4 つの選択可能なプリエンファシス ステップがあります。プリエンファシス レベルは、ライン側ドライバとスイッチ側ドライバで独立して制御できます。スイッチ側入力からスイッチ側出力への内部ループバック パスにより、At-Speed システム テストが可能になります。すべてのレシーバ入力は、100Ω の差動終端抵抗で内部終端されています。すべてのドライバは、VCC に対して 50Ω で内部終端されています。

DS40MB200 デバイスは、デュアル シグナル コンディショニング 2:1 マルチプレクサ (MUX) および 1:2 ファンアウトバッファで、バックプレーン冗長性アプリケーションで使用できるように設計されています。シグナル コンディショニング機能には、連続時間リニア イコライゼーション (CTLE) とプログラム可能な出力プリエンファシスが含まれており、FR4 バックプレーンのデータ通信を最大 4Gbps のレートまで拡張できます。各入力段には固定イコライザがあり、基板配線によるシンボル間干渉歪みを低減できます。

すべての出力ドライバには、長い FR4 バックプレーンからの伝送損失を補償し、確定的なジッタを低減するため、4 つの選択可能なプリエンファシス ステップがあります。プリエンファシス レベルは、ライン側ドライバとスイッチ側ドライバで独立して制御できます。スイッチ側入力からスイッチ側出力への内部ループバック パスにより、At-Speed システム テストが可能になります。すべてのレシーバ入力は、100Ω の差動終端抵抗で内部終端されています。すべてのドライバは、VCC に対して 50Ω で内部終端されています。
filter その他の LVDS、M-LVDS、PECL の各 IC を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと類似の機能
DS42MB200 アクティブ Tx プリエンファシス機能と Rx ディエンファシス機能搭載、デュアル、4.25Gbps、2:1/1:2、CML、マルチプレクサ / バッファ Higher speed (4250Mbps)

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
8 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート DS40MB200 送信プリエンファシス機能と受信イコライゼーション機能搭載、デュアル、4Gbps、2:1/1:2 CML マルチプレクサ / バッファ データシート (Rev. K 翻訳版) PDF | HTML 英語版 (Rev.K) PDF | HTML 2024年 5月 31日
アプリケーション・ノート AN-1398 Printed Circuit Board Design Techniques for DS40MB200 (Rev. A) 2013年 4月 26日
アプリケーション・ノート Driving Signals Over XAUI Backplanes Using DS42MB100, DS40MB200, or DS42BR400 (Rev. B) 2013年 4月 26日
アプリケーション・ノート Enabling Redundancy in Multi-Gigabit Links w/DS40MB200 Mux/Buffer (Rev. A) 2013年 4月 26日
アプリケーション・ノート Setting Pre-Empha Level for DS40MB200 Dual 4Gb/s Mux/Buffer (Rev. C) 2013年 4月 26日
アプリケーション・ノート Application Note 1398 Printed Circuit Board Design Techniques for DS40MB200 (jp) 最新英語版 (Rev.A) 2005年 10月 21日
アプリケーション・ノート Setting Pre-Empha Level for DS40MB200 Dual 4Gb/s Mux/Buffer (jp) 2005年 10月 21日
アプリケーション・ノート Enabling Redundancy in Multi-Gigabit Links w/DS40MB200 Mux/Buffer (jp) 最新英語版 (Rev.A) 2005年 10月 17日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを使用して、複雑なミックスド (...)
リクエスト
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
View Options
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
WQFN (NJU) 48 Ultra Librarian
TI の評価基板に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 使用材料
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブ拠点
  • アセンブリ拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ