ホーム インターフェイス LVDS、M-LVDS、PECL の各 IC
ホーム
インターフェイス
LVDS、M-LVDS、PECL の各 IC

DS40MB200

アクティブ

送信プリエンファシス機能と受信イコライゼーション機能搭載、デュアル、4.0Gbps、2:1/1:2 CML マルチプレクサ / バッファ

ご注文はこちら
データシート

DS40MB200

アクティブ
データシート ご注文はこちら

製品詳細

Function Equalizer, Mux buffer Protocols CML, LVDS, LVPECL Number of transmitters 2, 4 Number of receivers 2, 4 Supply voltage (V) 3.3 Signaling rate (MBits) 4000 Input signal CML Output signal CML Rating Catalog Operating temperature range (°C) 0 to 85
Function Equalizer, Mux buffer Protocols CML, LVDS, LVPECL Number of transmitters 2, 4 Number of receivers 2, 4 Supply voltage (V) 3.3 Signaling rate (MBits) 4000 Input signal CML Output signal CML Rating Catalog Operating temperature range (°C) 0 to 85
WQFN (NJU) 48 49 mm² 7 x 7

  • 1– 4 Gbps low jitter operation
  • Fixed input equalization
  • Programmable output pre-emphasis
  • Independent switch and line side pre-emphasis controls
  • Programmable switch-side loopback mode
  • On-chip terminations
  • +3.3V supply
  • ESD rating HBM 6 kV
  • Lead-less LLP-48 package (7 mm x 7 mm)
  • 0°C to +85°C operating temperature range
    •

  • 1– 4 Gbps low jitter operation
  • Fixed input equalization
  • Programmable output pre-emphasis
  • Independent switch and line side pre-emphasis controls
  • Programmable switch-side loopback mode
  • On-chip terminations
  • +3.3V supply
  • ESD rating HBM 6 kV
  • Lead-less LLP-48 package (7 mm x 7 mm)
  • 0°C to +85°C operating temperature range
    •

    The DS40MB200 is a dual signal conditioning 2:1 multiplexer and 1:2 fan-out buffer designed for use in backplane redundancy applications. Signal conditioning features include input equalization and programmable output pre-emphasis that enable data communication in FR4 backplanes up to 4 Gbps. Each input stage has a fixed equalizer to reduce ISI distortion from board traces.

    All output drivers have 4 selectable steps of pre-emphasis to compensate for transmission losses from long FR4 backplanes and reduce deterministic jitter. The pre-emphasis levels can be independently controlled for the line-side and switch-side drivers. The internal loopback paths from switch-side input to switch-side output enable at-speed system testing. All receiver inputs are internally terminated with 100Ω differential terminating resistors. All drivers are internally terminated with 50Ω to VCC.

    The DS40MB200 is a dual signal conditioning 2:1 multiplexer and 1:2 fan-out buffer designed for use in backplane redundancy applications. Signal conditioning features include input equalization and programmable output pre-emphasis that enable data communication in FR4 backplanes up to 4 Gbps. Each input stage has a fixed equalizer to reduce ISI distortion from board traces.

    All output drivers have 4 selectable steps of pre-emphasis to compensate for transmission losses from long FR4 backplanes and reduce deterministic jitter. The pre-emphasis levels can be independently controlled for the line-side and switch-side drivers. The internal loopback paths from switch-side input to switch-side output enable at-speed system testing. All receiver inputs are internally terminated with 100Ω differential terminating resistors. All drivers are internally terminated with 50Ω to VCC.

    open-in-new その他の LVDS、M-LVDS、PECL の各 IC を検索
    ダウンロード 字幕付きのビデオを表示 ビデオ

    技術資料

    star =TI が選定したこの製品の主要ドキュメント
    結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
    8 をすべて表示
    種類 タイトル 最新の英語版をダウンロード 日付
    * データシート DS40MB200 Dual 4.0Gbps 2:1/1:2 CML Mux/Buffer w/Transmit Pre-Emph & Rcve Eq(jp) データシート (Rev. H 翻訳版) 最新英語版 (Rev.J) PDF | HTML 2009年 2月 25日
    アプリケーション・ノート AN-1398 Printed Circuit Board Design Techniques for DS40MB200 (Rev. A) 2013年 4月 26日
    アプリケーション・ノート Driving Signals Over XAUI Backplanes Using DS42MB100, DS40MB200, or DS42BR400 (Rev. B) 2013年 4月 26日
    アプリケーション・ノート Enabling Redundancy in Multi-Gigabit Links w/DS40MB200 Mux/Buffer (Rev. A) 2013年 4月 26日
    アプリケーション・ノート Setting Pre-Empha Level for DS40MB200 Dual 4Gb/s Mux/Buffer (Rev. C) 2013年 4月 26日
    アプリケーション・ノート Application Note 1398 Printed Circuit Board Design Techniques for DS40MB200 (jp) 最新英語版 (Rev.A) 2005年 10月 21日
    アプリケーション・ノート Setting Pre-Empha Level for DS40MB200 Dual 4Gb/s Mux/Buffer (jp) 2005年 10月 21日
    アプリケーション・ノート Enabling Redundancy in Multi-Gigabit Links w/DS40MB200 Mux/Buffer (jp) 最新英語版 (Rev.A) 2005年 10月 17日

    設計と開発

    その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

    シミュレーション・ツール

    PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

    PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

    設計とシミュレーション向けの環境である PSpice for TI (...)
    リクエスト
    シミュレーション・ツール

    TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

    TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

    TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

    TINA は DesignSoft (...)

    ユーザー ガイド: PDF
    英語版 (Rev.A): PDF
    オプションの表示
    パッケージ ピン数 ダウンロード
    WQFN (NJU) 48 オプションの表示
    TI の評価品に関する標準契約約款が適用されます。

    購入と品質

    記載されている情報：
    • RoHS
    • REACH
    • デバイスのマーキング
    • リード端子の仕上げ / ボールの原材料
    • MSL 定格 / ピーク リフロー
    • MTBF/FIT 推定値
    • 材質成分
    • 認定試験結果
    • 継続的な信頼性モニタ試験結果
    記載されている情報：
    • ファブの拠点
    • 組み立てを実施した拠点

    推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

    サポートとトレーニング

    TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

    投稿されたすべてのフォーラムトピック (英語) を表示

    コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

    TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

    ビデオ