DS40MB200
- 1Gbps～4Gbps の低ジッタ動作
- 固定入力イコライゼーション
- 出力プリエンファシスをプログラム可能
- 独立したスイッチおよびライン側のプリエンファシス制御
- スイッチ側ループバック モードをプログラム可能
- オンチップ終端
- 3.3V 電源
- ESD 定格：6kV HBM
- 48 リードレス WQFN パッケージ (7mm × 7mm)
- 0℃～+85℃の動作温度範囲
DS40MB200 デバイスは、デュアル シグナル コンディショニング 2:1 マルチプレクサ (MUX) および 1:2 ファンアウトバッファで、バックプレーン冗長性アプリケーションで使用できるように設計されています。シグナル コンディショニング機能には、連続時間リニア イコライゼーション (CTLE) とプログラム可能な出力プリエンファシスが含まれており、FR4 バックプレーンのデータ通信を最大 4Gbps のレートまで拡張できます。各入力段には固定イコライザがあり、基板配線によるシンボル間干渉歪みを低減できます。
すべての出力ドライバには、長い FR4 バックプレーンからの伝送損失を補償し、確定的なジッタを低減するため、4 つの選択可能なプリエンファシス ステップがあります。プリエンファシス レベルは、ライン側ドライバとスイッチ側ドライバで独立して制御できます。スイッチ側入力からスイッチ側出力への内部ループバック パスにより、At-Speed システム テストが可能になります。すべてのレシーバ入力は、100Ω の差動終端抵抗で内部終端されています。すべてのドライバは、VCC に対して 50Ω で内部終端されています。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | DS40MB200 送信プリエンファシス機能と受信イコライゼーション機能搭載、デュアル、4Gbps、2:1/1:2 CML マルチプレクサ / バッファ データシート (Rev. K 翻訳版) | PDF | HTML | 英語版 (Rev.K) | PDF | HTML | 2024/05/31 |
| アプリケーション・ノート | Setting Pre-Empha Level for DS40MB200 Dual 4Gb/s Mux/Buffer (Rev. C) | 2013/04/26 | ||||
| アプリケーション・ノート | AN-1398 Printed Circuit Board Design Techniques for DS40MB200 (Rev. A) | 2013/04/26 | ||||
| アプリケーション・ノート | Enabling Redundancy in Multi-Gigabit Links w/DS40MB200 Mux/Buffer (Rev. A) | 2013/04/26 | ||||
| アプリケーション・ノート | Driving Signals Over XAUI Backplanes Using DS42MB100, DS40MB200, or DS42BR400 (Rev. B) | 2013/04/26 | ||||
| アプリケーション・ノート | Setting Pre-Empha Level for DS40MB200 Dual 4Gb/s Mux/Buffer (jp) | 2005/10/21 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| WQFN (NJU) | 48 | Ultra Librarian |