ホーム パワー マネージメント ゲート ドライバ 絶縁型ゲート ドライバ

ISO5852S

アクティブ

分割出力対応、STO (セーフ トルク オフ)、各種保護機能搭載、5.7kVrms、2.5A/5A、シングルチャネル絶縁型ゲート ドライバ

製品詳細

Number of channels 1 Isolation rating Reinforced Power switch IGBT, MOSFET Withstand isolation voltage (VISO) (Vrms) 5700 Working isolation voltage (VIOWM) (Vrms) 1500 Transient isolation voltage (VIOTM) (VPK) 8000 Peak output current (A) 5 Peak output current (source) (typ) (A) 2.5 Peak output current (sink) (typ) (A) 5 Features Active miller clamp, Fault reporting, Power good, Short circuit protection, Soft turn-off, Split output Output VCC/VDD (min) (V) 15 Output VCC/VDD (max) (V) 30 Input supply voltage (min) (V) 2.25 Input supply voltage (max) (V) 5.5 Propagation delay time (µs) 0.076 Input threshold CMOS Operating temperature range (°C) -40 to 125 Rating Catalog Bootstrap supply voltage (max) (V) 2121 Rise time (ns) 18 Fall time (ns) 20 Undervoltage lockout (typ) (V) 12
Number of channels 1 Isolation rating Reinforced Power switch IGBT, MOSFET Withstand isolation voltage (VISO) (Vrms) 5700 Working isolation voltage (VIOWM) (Vrms) 1500 Transient isolation voltage (VIOTM) (VPK) 8000 Peak output current (A) 5 Peak output current (source) (typ) (A) 2.5 Peak output current (sink) (typ) (A) 5 Features Active miller clamp, Fault reporting, Power good, Short circuit protection, Soft turn-off, Split output Output VCC/VDD (min) (V) 15 Output VCC/VDD (max) (V) 30 Input supply voltage (min) (V) 2.25 Input supply voltage (max) (V) 5.5 Propagation delay time (µs) 0.076 Input threshold CMOS Operating temperature range (°C) -40 to 125 Rating Catalog Bootstrap supply voltage (max) (V) 2121 Rise time (ns) 18 Fall time (ns) 20 Undervoltage lockout (typ) (V) 12
SOIC (DW) 16 106.09 mm² (10.3 mm × 10.3 mm)
  • V CM = 1500V での最小同相過渡耐性 (CMTI):100kV/µs
  • 分割出力により 2.5A のピーク・ソース電流および 5A のピーク・シンク電流を供給
  • 短い伝搬遅延:76ns (標準値)、 110ns (最大値)
  • 2A のアクティブ・ミラー・クランプ
  • 出力短絡クランプ
  • 短絡時のソフト電源オフ (STO) 機能
  • 不飽和化検出時のフォルト・アラームは FLT により通知され、 RST によりリセット
  • 入出力低電圧誤動作防止 (UVLO):レディ (RDY) ピンによる標示付き
  • 低電源またはフローティング入力時の、アクティブ出力プルダウンおよびデフォルト Low 出力
  • 入力電源電圧:2.25V~5.5V
  • 出力ドライバ供給電圧:15V~30V
  • CMOS 互換の入力
  • 20ns 未満の入力パルスと過渡ノイズを除去
  • 動作温度:-40℃~+125℃ (周囲)
  • 絶縁サージ耐久電圧 12800V PK
  • 安全関連の認定:
    • 8000V PK V IOTM および 2121V PK V IORM の、DIN V VDE V 0884-10 (VDE V 0884-10):2006-12 準拠の強化絶縁
    • UL1577 準拠で 5700V RMS において 1 分間の絶縁
    • CSA Component Acceptance Notice 5A、IEC-60950-1、および IEC 60601-1 最終機器標準
    • EN 61010-1 および EN 60950-1 準拠の TUV 認定
    • GB4943.1-2011 CQC 認定
  • V CM = 1500V での最小同相過渡耐性 (CMTI):100kV/µs
  • 分割出力により 2.5A のピーク・ソース電流および 5A のピーク・シンク電流を供給
  • 短い伝搬遅延:76ns (標準値)、 110ns (最大値)
  • 2A のアクティブ・ミラー・クランプ
  • 出力短絡クランプ
  • 短絡時のソフト電源オフ (STO) 機能
  • 不飽和化検出時のフォルト・アラームは FLT により通知され、 RST によりリセット
  • 入出力低電圧誤動作防止 (UVLO):レディ (RDY) ピンによる標示付き
  • 低電源またはフローティング入力時の、アクティブ出力プルダウンおよびデフォルト Low 出力
  • 入力電源電圧:2.25V~5.5V
  • 出力ドライバ供給電圧:15V~30V
  • CMOS 互換の入力
  • 20ns 未満の入力パルスと過渡ノイズを除去
  • 動作温度:-40℃~+125℃ (周囲)
  • 絶縁サージ耐久電圧 12800V PK
  • 安全関連の認定:
    • 8000V PK V IOTM および 2121V PK V IORM の、DIN V VDE V 0884-10 (VDE V 0884-10):2006-12 準拠の強化絶縁
    • UL1577 準拠で 5700V RMS において 1 分間の絶縁
    • CSA Component Acceptance Notice 5A、IEC-60950-1、および IEC 60601-1 最終機器標準
    • EN 61010-1 および EN 60950-1 準拠の TUV 認定
    • GB4943.1-2011 CQC 認定

ISO5852S デバイスは、IGBT および MOSFET 用の 5.7kV RMS 強化絶縁型ゲート・ドライバで、分割出力の OUTH と OUTL があり、2.5A のソース電流と 5A のシンク電流を供給できます。入力側は、単一の 2.25V~5.5V 電源で動作します。出力側では、最小 15V から最大 30V までの電源電圧範囲が使用できます。2 つの相補 CMOS 入力により、ゲート・ドライバの出力状態が制御されます。伝搬時間が 76ns と短いため、出力ステージを正確に制御できます。

内部不飽和化 (DESAT) フォルト検出により、IGBT が過電流状況にあることが認識されます。DESAT が検出されると、ミュート・ロジックによりアイソレータの出力がただちにブロックされ、ソフト電源オフ手順が開始されて、OUTH ピンがディセーブルされ、OUTL ピンが 2µs の間 Low になります。OUTL ピンが、負の方向に最も大きい供給電圧である V EE2 との比較で 2V に達すると、ゲート・ドライバ出力が V EE2 の電位に強制的に設定され、IGBT はただちにオフになります。

不飽和化がアクティブのとき、絶縁バリアを通してフォルト信号が送信され、入力側の FLT 出力が Low になって、アイソレータ入力がブロックされます。ソフト電源オフ期間の間は、ミュート・ロジックがアクティブになります。 FLT 出力状態はラッチされ、RDY ピンが High に移行した後でのみ、 RST 入力の Low アクティブ・パルスを使用してリセット可能です。

バイポーラ電源による通常動作時に IGBT がオフになると、出力は V EE2 にハード・クランプされます。出力電源がユニポーラの場合、アクティブなミラー・クランプを使用でき、低インピーダンスのパスを通してミラー電流をシンクできるため、高電圧の過渡状況で IGBT が動的にオンになることを防止できます。

ゲート・ドライバの動作準備は、入力側と出力側の電源を監視する 2 つの低電圧誤動作防止回路により制御されます。いずれかの側の電源が不十分な場合は RDY 出力が Low になり、そうでない場合はこの出力が High になります。

ISO5852S デバイスは、16 ピンの SOIC パッケージで供給されます。デバイスの動作は、-40℃~+125℃の周囲温度範囲について規定されています。

ISO5852S デバイスは、IGBT および MOSFET 用の 5.7kV RMS 強化絶縁型ゲート・ドライバで、分割出力の OUTH と OUTL があり、2.5A のソース電流と 5A のシンク電流を供給できます。入力側は、単一の 2.25V~5.5V 電源で動作します。出力側では、最小 15V から最大 30V までの電源電圧範囲が使用できます。2 つの相補 CMOS 入力により、ゲート・ドライバの出力状態が制御されます。伝搬時間が 76ns と短いため、出力ステージを正確に制御できます。

内部不飽和化 (DESAT) フォルト検出により、IGBT が過電流状況にあることが認識されます。DESAT が検出されると、ミュート・ロジックによりアイソレータの出力がただちにブロックされ、ソフト電源オフ手順が開始されて、OUTH ピンがディセーブルされ、OUTL ピンが 2µs の間 Low になります。OUTL ピンが、負の方向に最も大きい供給電圧である V EE2 との比較で 2V に達すると、ゲート・ドライバ出力が V EE2 の電位に強制的に設定され、IGBT はただちにオフになります。

不飽和化がアクティブのとき、絶縁バリアを通してフォルト信号が送信され、入力側の FLT 出力が Low になって、アイソレータ入力がブロックされます。ソフト電源オフ期間の間は、ミュート・ロジックがアクティブになります。 FLT 出力状態はラッチされ、RDY ピンが High に移行した後でのみ、 RST 入力の Low アクティブ・パルスを使用してリセット可能です。

バイポーラ電源による通常動作時に IGBT がオフになると、出力は V EE2 にハード・クランプされます。出力電源がユニポーラの場合、アクティブなミラー・クランプを使用でき、低インピーダンスのパスを通してミラー電流をシンクできるため、高電圧の過渡状況で IGBT が動的にオンになることを防止できます。

ゲート・ドライバの動作準備は、入力側と出力側の電源を監視する 2 つの低電圧誤動作防止回路により制御されます。いずれかの側の電源が不十分な場合は RDY 出力が Low になり、そうでない場合はこの出力が High になります。

ISO5852S デバイスは、16 ピンの SOIC パッケージで供給されます。デバイスの動作は、-40℃~+125℃の周囲温度範囲について規定されています。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
29 をすべて表示
上位の文書 タイプ タイトル フォーマットオプション 最新の英語版をダウンロード 日付
* データシート ISO5852S 高 CMTI 2.5A/5A 強化絶縁型 IGBT、MOSFET ゲート・ドライバ、分割出力とアクティブ保護機能を搭載 データシート (Rev. C 翻訳版) PDF | HTML 英語版 (Rev.C) PDF | HTML 2023/05/20
証明書 VDE Certificate for Reinforced Isolation for DIN EN IEC 60747-17 (Rev. AB) 2026/07/15
EVM ユーザー ガイド (英語) UCC2181xx、UCC217xx、および ISO5x5x 評価基板 PDF | HTML PDF | HTML 2026/06/09
ホワイト・ペーパー AC モーター ドライブの絶縁:IEC 61800-5-1 安全規格の理解 2026/05/20
ホワイト・ペーパー High-voltage reinforced isolation: Definitions and test methodologies (Rev. A) PDF | HTML 2026/05/12
証明書 TUV Certificate for Isolation Devices (Rev. M) 2026/05/07
証明書 UL Certificate of Compliance File E181974 Vol 4 Sec 6 (Rev. S) 2026/05/07
アプリケーション概要 Does My Design Need a Miller Clamp? PDF | HTML 2024/12/11
アプリケーション・ノート Choosing Appropriate Protection Approach for IGBT and SiC Power Modules PDF | HTML 2024/07/19
アプリケーション・ノート Digital Isolator Design Guide (Rev. G) PDF | HTML 2023/09/13
ホワイト・ペーパー Circuit Board Insulation Design According to IEC60664 for Motor Drive Apps PDF | HTML 2023/08/31
証明書 ISO5451 CQC Certificate of Product Certification PDF | HTML 2023/08/16
アプリケーション・ノート ゲート駆動電流を増加させる 2 通りの方法の比較分析 (Rev. A) PDF | HTML 2022/02/17
アプリケーション概要 The Use and Benefits of Ferrite Beads in Gate Drive Circuits PDF | HTML 2021/12/16
証明書 CSA Certification (Rev. Q) 2021/06/14
アプリケーション概要 External Gate Resistor Selection Guide (Rev. A) 2020/02/28
アプリケーション概要 Understanding Peak IOH and IOL Currents (Rev. A) 2020/02/28
ホワイト・ペーパー Power Electronics in Motor Drives: Where is it? (Rev. A) 2019/10/01
技術記事 Designing highly efficient, powerful and fast EV charging stations PDF | HTML 2019/08/06
アナログ デザイン ジャーナル Pushing the envelope with high-performance digital-isolation technology (Rev. A) 2018/08/22
機能安全情報 Isolation in solar power converters: Understanding the IEC62109-1 safety standar (Rev. A) 2018/05/18
技術記事 Why capacitive isolation: a vital building block for sensors in smart cities PDF | HTML 2018/01/16
アプリケーション・ノート Isolation Glossary (Rev. A) 2017/09/19
技術記事 Understanding isolator failure modes for safe isolation PDF | HTML 2016/03/28
技術記事 7 steps to choose the right isolators for AC motor-drive applications PDF | HTML 2015/11/24
アナログ デザイン ジャーナル Common-mode transient immunity for isolated gate drivers 2015/10/30
アナログ デザイン ジャーナル 4Q 2015 Analog Applications Journal 2015/10/30
ホワイト・ペーパー Understanding electromagnetic compliance tests in digital isolators 2014/10/17
アプリケーション・ノート Shelf-Life Evaluation of Lead-Free Component Finishes 2004/05/24

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

ISO5852SDWEVM-017 — SiC と IGBT 電源モジュール向け駆動および保護機能の評価ボード

ISO5852SDWEVM-017 は、小型のデュアル チャネル絶縁型ゲート ドライバ ボードであり、標準的な 62mm パッケージに封止済みのハーフブリッジ SiC MOSFET と IGBT パワー モジュールで必要とされるドライブ、バイアス電圧、保護機能、診断機能を実現します。この TI 評価基板 (EVM) のベースは、沿面距離と空間距離が 8.0mm の SOIC-16DW パッケージに封止した 5.7kVrms 強化絶縁ドライバ IC ISO5852SDW です。この評価基板は、SN6505B ベースの絶縁型バイアス電源と、アンプ AMC1401 (...)

ユーザー ガイド: PDF | HTML
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
評価ボード

ISO5852SEVM — 強化絶縁型 IGBT ゲート ドライバの評価基板

この評価基板は、ISO5852S 強化絶縁型ゲート ドライバ デバイスを採用しており、設計者は事前実装済みの 1nF 負荷、あるいは標準的な TO-247 または TO-220 パッケージのいずれかに取り付けた IGBT を使用して、デバイスの AC と DC の性能を評価することができます。

ユーザー ガイド: PDF
サポート対象の製品とハードウェア
在庫あり
制限:
??asset.out-of-stock-ti_ja_JP??
入手不可
シミュレーション・モデル

ISO5852S IBIS Model

SLLM283.ZIP (33 KB) - IBIS モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

ISO5852S PSpice Transient Model (Rev. A)

SLLM300A.ZIP (232 KB) - PSpice モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

ISO5852S TINA-TI Reference Design

SLLM436.TSC (1537 KB) - TINA-TI リファレンス・デザイン
サポート対象の製品とハードウェア
シミュレーション・モデル

ISO5852S TINA-TI SPICE Model

SLLM435.ZIP (31 KB) - TINA-TI Spice モデル
サポート対象の製品とハードウェア
シミュレーション・モデル

ISO5852S Unencrypted PSPICE Transient Model

SLLM446.ZIP (4 KB) - PSpice モデル
サポート対象の製品とハードウェア
設計ツール

SLLR117 — ISO5852SDWEVM-017 Design Files

サポート対象の製品とハードウェア
リファレンス・デザイン

TIDA-00195 — 三相インバータ システム向けの絶縁型 IGBT ゲート ドライバ評価プラットフォームのリファレンス デザイン

TIDA-00195 リファレンス デザインは、22kW の出力段と、各種アプリケーションのモーター制御を意図した TI の新しい強化絶縁型 IGBT ゲート ドライバである ISO5852S で構成されています。この設計では、電流定格 50A ~ 200A の 1200V 定格 IGBT モジュールを使用した 3 相インバータにおいて、ISO5852S の性能評価を行うことができます。

評価の対象として重要ないくつかの機能と性能は、DESAT を使用した短絡保護、ソフト シャットダウン、インバータのさまざまな dv/dt に対するアクティブ ミラー (...)

サポート対象の製品とハードウェア
リファレンス・デザイン

TIDA-00917 — ゲート ドライバ リファレンス デザイン、パラレル IGBT 用、短絡保護および電流バッファ付き

出力電力定格が高い電力変換装置では、単一の IGBT では必要な負荷電流を供給できないため、絶縁ゲートバイポーラ トランジスタ (IGBT) を並列に接続する必要があります。このリファレンス デザインは、ハーフ ブリッジ構成で並列 IGBT を駆動するための強化絶縁 IGBT ゲート制御モジュールを実装します。複数の IGBT を並列接続すると、両方のゲート ドライバで課題が生じる (不十分な駆動能力) ことがあります。システム レベルで両方の IGBT に対する電流分配を均等に維持する必要が生じるほか、より高速なターンオンとターンオフを確実に実現することも求められます。このリファレンス (...)
サポート対象の製品とハードウェア
リファレンス・デザイン

TIDA-01599 — TÜV SÜD 評価済み、産業用ドライブ (IEC 61800-5-2) 向け、セーフ トルク オフ (STO) のリファレンス デザイン

このリファレンス デザインは、3 相インバータ向けセーフ トルク オフ (STO) サブシステムと、CMOS 入力絶縁型 IGBT ゲート ドライバとの組み合わせの概要を示します。この STO サブシステムは、2 チャネル構造を採用し (1oo2:1 out of 2、冗長化の目的で 2 つのうち少なくとも一方が動作)、ハードウェア障害耐性 1 (HFT = 1) を実現しています。無励磁化トリップの概念に従う実装を採用しています。デュアル STO 入力 (STO 1 と STO _2) がアクティブ ローになった場合、6 個の絶縁型 IGBT ゲート ドライバの 1 次側と 2 (...)
サポート対象の製品とハードウェア
パッケージ ピン数 CAD シンボル、フットプリント、および 3D モデル
SOIC (DW) 16 Ultra Librarian

購入と品質

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ