4V UVLO 搭載、専用の入力グランド実装、シャットダウン入力採用、5A/3A、デュアルチャネル・ゲート・ドライバ

製品詳細

Number of channels (#) 2 Power switch MOSFET Peak output current (A) 5 Input VCC (Min) (V) 3.5 Input VCC (Max) (V) 14 Features Negative Output Voltage Capability Operating temperature range (C) -40 to 125 Rise time (ns) 14 Fall time (ns) 12 Prop delay (ns) 25 Input threshold TTL Channel input logic Inverting, Non-Inverting, Combination Input negative voltage (V) 0 Rating Catalog Undervoltage lockout (Typ) 224 Driver configuration Dual, Independent
Number of channels (#) 2 Power switch MOSFET Peak output current (A) 5 Input VCC (Min) (V) 3.5 Input VCC (Max) (V) 14 Features Negative Output Voltage Capability Operating temperature range (C) -40 to 125 Rise time (ns) 14 Fall time (ns) 12 Prop delay (ns) 25 Input threshold TTL Channel input logic Inverting, Non-Inverting, Combination Input negative voltage (V) 0 Rating Catalog Undervoltage lockout (Typ) 224 Driver configuration Dual, Independent
SOIC (D) 8 19 mm² 4.9 x 3.9 WSON (DPR) 10 16 mm² 4 x 4
  • 2つのNチャネルMOSFETを独立して駆動
  • CMOSとバイポーラの複合出力によって出力電流の変動を低減
  • シンク5A、ソース3Aの電流能力
  • 2つのチャネルを並列接続して駆動電流を2倍にすることが可能
  • 互いに独立した入力(TTL互換)
  • 短い伝搬時間(代表値25ns)
  • 短い立ち上がり/立ち下がり時間(2nF負荷で14ns/12nsの立ち上がり/立ち下がり)
  • 専用の入力グランド・ピン(IN_REF)による正負2電源または単一電源による動作
  • VCC~VEEの出力スイング(入力グランド基準で負の電圧も可)
  • デュアル非反転、デュアル反転、および組み合わせ構成に対応
  • シャットダウン入力による低消費電力モード
  • 電源レールの低電圧誤動作防止保護
  • 業界標準のゲート・ドライバと互換性のあるピン配置
  • パッケージ
    • SOIC-8
    • WSON-10 (4mm×4mm)

アプリケーション

  • 同期整流器ゲート・ドライバ
  • スイッチ・モード電源ゲート・ドライバ
  • ソレノイドおよびモータ・ドライバ

All trademarks are the property of their respective owners.

  • 2つのNチャネルMOSFETを独立して駆動
  • CMOSとバイポーラの複合出力によって出力電流の変動を低減
  • シンク5A、ソース3Aの電流能力
  • 2つのチャネルを並列接続して駆動電流を2倍にすることが可能
  • 互いに独立した入力(TTL互換)
  • 短い伝搬時間(代表値25ns)
  • 短い立ち上がり/立ち下がり時間(2nF負荷で14ns/12nsの立ち上がり/立ち下がり)
  • 専用の入力グランド・ピン(IN_REF)による正負2電源または単一電源による動作
  • VCC~VEEの出力スイング(入力グランド基準で負の電圧も可)
  • デュアル非反転、デュアル反転、および組み合わせ構成に対応
  • シャットダウン入力による低消費電力モード
  • 電源レールの低電圧誤動作防止保護
  • 業界標準のゲート・ドライバと互換性のあるピン配置
  • パッケージ
    • SOIC-8
    • WSON-10 (4mm×4mm)

アプリケーション

  • 同期整流器ゲート・ドライバ
  • スイッチ・モード電源ゲート・ドライバ
  • ソレノイドおよびモータ・ドライバ

All trademarks are the property of their respective owners.

LM5110デュアル・ゲート・ドライバは、業界標準のゲート・ドライバと比較して、ピーク出力電流および効率が向上しています。“複合”出力ドライバの各ステージではMOSとバイポーラ・トランジスタが並列で動作し、容量性負荷から最大5Aのピーク電流をシンクします。MOSとバイポーラ・デバイスの固有の特性を組み合わせることで、電圧および温度による駆動電流の変動を低減します。入力と出力のグランド・ピンを個別に備えることで負電圧駆動が可能となり、正および負のVGS電圧でMOSFETのゲートを駆動できます。ゲート・ドライバ制御入力は、専用の入力グランド(IN_REF)を基準とします。ゲート・ドライバ出力のスイング範囲はVCCから出力グランドVEEまでであり、VEEはIN_REFに対して負でもかまいません。。低電圧誤動作防止機能、およびシャットダウン入力ピンも搭載されています。入力および出力を互いに接続して2つのドライバを並列で動作させると、駆動電流を2倍にすることができます。このデバイスは、SOIC-8パッケージ、および熱特性を強化したWSON-10パッケージで供給されます。

LM5110デュアル・ゲート・ドライバは、業界標準のゲート・ドライバと比較して、ピーク出力電流および効率が向上しています。“複合”出力ドライバの各ステージではMOSとバイポーラ・トランジスタが並列で動作し、容量性負荷から最大5Aのピーク電流をシンクします。MOSとバイポーラ・デバイスの固有の特性を組み合わせることで、電圧および温度による駆動電流の変動を低減します。入力と出力のグランド・ピンを個別に備えることで負電圧駆動が可能となり、正および負のVGS電圧でMOSFETのゲートを駆動できます。ゲート・ドライバ制御入力は、専用の入力グランド(IN_REF)を基準とします。ゲート・ドライバ出力のスイング範囲はVCCから出力グランドVEEまでであり、VEEはIN_REFに対して負でもかまいません。。低電圧誤動作防止機能、およびシャットダウン入力ピンも搭載されています。入力および出力を互いに接続して2つのドライバを並列で動作させると、駆動電流を2倍にすることができます。このデバイスは、SOIC-8パッケージ、および熱特性を強化したWSON-10パッケージで供給されます。

ダウンロード

お客様が関心を持ちそうな類似製品

open-in-new 製品の比較
比較対象デバイスと同等の機能で、ピン配置が異なる製品。
UCC27524A アクティブ 5V UVLO とイネーブル搭載、負の入力電圧に対応、5A/5A、デュアルチャネル・ゲート・ドライバ This product has higher drive current with 5-A sink/source, as well as faster propagation delay (13-ns) , rise time (7-ns) and fall time (6-ns).

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
9 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート LM5110 デュアル5A複合ゲート・ドライバ、負出力電圧対応 データシート (Rev. B 翻訳版) PDF | HTML 英語版をダウンロード (Rev.B) PDF | HTML 2016年 11月 2日
技術記事 Managing power-supply noise with a 30-V gate driver 2021年 12月 7日
アプリケーション・ノート External Gate Resistor Selection Guide (Rev. A) 2020年 2月 28日
アプリケーション・ノート Understanding Peak IOH and IOL Currents (Rev. A) 2020年 2月 28日
その他の技術資料 Fundamentals of MOSFET and IGBT Gate Driver Circuits (Replaces SLUP169) (Rev. A) 2018年 10月 29日
技術記事 How to achieve higher system robustness in DC drives, part 3: minimum input pulse 2018年 9月 19日
セレクション・ガイド 電源 IC セレクション・ガイド 2018 (Rev. R 翻訳版) 英語版をダウンロード (Rev.R) 2018年 9月 13日
技術記事 How to achieve higher system robustness in DC drives, part 2: interlock and deadtime 2018年 5月 30日
技術記事 Boosting efficiency for your solar inverter designs 2018年 5月 24日

設計および開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

UCC27423-4-5-Q1EVM — UCC2742xQ1 イネーブル付き、デュアル、4A、高速ローサイド MOSFET ドライバの評価モジュール(EVM)

The UCC2742xQ1 EVM is a high-speed dual MOSFET evaluation module that provides a test platform for a quick and easy startup of the UCC2742xQ1 driver. Powered by a single 4V to 15V external supply, and featuring a comprehensive set of test points and jumpers. All of the devices have separate input (...)
ユーザー・ガイド: PDF
TI.com で取り扱いなし
シミュレーション・モデル

LM5110-1M PSpice Transient Model (Rev. A)

SNVM295A.ZIP (57 KB) - PSpice Model
シミュレーション・モデル

LM5110-1M TINA-TI Transient Reference Design

SNVM406.TSC (135 KB) - TINA-TI Reference Design
シミュレーション・モデル

LM5110-1M TINA-TI Transient Spice Model

SNVM407.ZIP (10 KB) - TINA-TI Spice Model
シミュレーション・モデル

LM5110-2M PSpice Transient Model

SNVM308.ZIP (47 KB) - PSpice Model
シミュレーション・モデル

LM5110-2M TINA-TI Transient Reference Design

SNVM408.TSC (135 KB) - TINA-TI Reference Design
シミュレーション・モデル

LM5110-2M TINA-TI Transient Spice Model

SNVM409.ZIP (10 KB) - TINA-TI Spice Model
シミュレーション・モデル

LM5110-3M PSpice Transient Model

SNVM309.ZIP (47 KB) - PSpice Model
シミュレーション・モデル

LM5110-3M TINA-TI Transient Reference Design

SNVM412.TSC (136 KB) - TINA-TI Reference Design
シミュレーション・モデル

LM5110-3M TINA-TI Transient Spice Model

SNVM413.ZIP (10 KB) - TINA-TI Spice Model
シミュレーション・モデル

LM5110_1M Unencrypted PSpice Transient Model

SNVMAD0.ZIP (1 KB) - PSpice Model
シミュレーション・モデル

LM5110_2M Unencrypted PSpice Transient Model

SNVMAC9.ZIP (1 KB) - PSpice Model
シミュレーション・モデル

LM5110_3M Unencrypted PSpice Transient Model

SNVMAD1.ZIP (1 KB) - PSpice Model
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
パッケージ ピン数 ダウンロード
SOIC (D) 8 オプションの表示
WSON (DPR) 10 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ