SN74LVC8T245
- 完全に構成可能なデュアル レール設計により、1.65V～5.5V の電源電圧の全範囲にわたって各ポートが動作可能
- 堅牢でグリッチの発生しない電源シーケンシング
- 制御入力の VIH/VIL レベルは VCCA 電圧を基準
- VCC 絶縁機能および VCC 切断機能
- どちらかの VCC 入力が 100mV を下回るかフローティングのままになると、すべての I/O 出力がディスエーブルになり、ハイ インピーダンス状態に移行
- Ioff により部分的パワーダウン モードでの動作をサポート
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
- 動作温度範囲：-40℃～85℃
- JESD 22 を上回る ESD 保護
- 4000V、人体モデル (A114-A)
- 1000V、デバイス帯電モデル (C101)
SN74LVC8T245 は、8 ビット非反転バス トランシーバであり、双方向の電圧レベル変換を可能にする構成可能なデュアル電源レールを備えています。SN74LVC8T245 は、VCCA および VCCB を 1.65V ～ 5.5V に設定した場合の動作用に最適化されています。A ポートは VCCA に追従するように設計されています。VCCA ピンには、1.65V～5.5V の電源電圧を入力できます。B ポートは、VCCB に追従する設計になっています。VCCB ピンには、1.65V～5.5V の電源電圧を入力できます。これにより、1.8V、2.5V、3.3V、5.5V の任意の電圧ノード間での低電圧双方向変換が可能です。
SN74LVC8T245 は、2 つのデータ バス間の非同期通信用に設計されています。方向制御 (DIR) 入力および出力イネ ーブル (OE) 入力のロジック レベルに応じて、 B ポート出力もしくは A ポート出力のいずれかがアクティブになるか、または、両方の出力ポートが高インピーダンス モードになります。本デバイスは、B ポート出力がアクティブになった場合、A バスから B バスへデータを転送し、A ポート出力がアクティブになった場合、B バスから A バスへデータを転送します。
A ポートと B ポートの入力回路はどちらも常にアクティブであるため、これらのポートには論理 High または Low レベルを印加して、ICC と ICCZ が過剰に流れないようにする必要があります。
このデバイスは、Ioff を使用する部分的パワーダウン アプリケーション用の動作が完全に規定されています。Ioff 回路が出力をディセーブルにするため、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。VCC 絶縁機能は、いずれかの VCC 入力が GND レベルになると、すべての出力がハイ インピーダンス状態になるよう設計されています。電源投入または電源オフの間にデバイスを高インピーダンス状態にするには、OE をプルアップ抵抗を介して VCC に接続します。この抵抗の最小値は、ドライバの電流シンク能力によって決まります。
SN74LVC8T245 は、制御ピン (DIR および OE) が VCCA から電源を供給されるように設計されています。
技術資料
| 上位の文書 | タイプ | タイトル | フォーマットオプション | 最新の英語版をダウンロード | 日付 | |
|---|---|---|---|---|---|---|
| * | データシート | SN74LVC8T245 8 ビット デュアル電源 バス・トランシーバ、 構成可能電圧変換、3 ステート出力 | PDF | HTML | PDF | HTML | 2026/07/05 | |
| アプリケーション・ノート | レベル シフタにおける過渡駆動能力と DC 駆動能力との関係 | PDF | HTML | PDF | HTML | 2026/08/11 | ||
| アプリケーション・ノート | Schematic Checklist - A Guide to Designing With Fixed or Direction Control Translators | PDF | HTML | 2024/10/02 | |||
| アプリケーション・ノート | Schematic Checklist - A Guide to Designing with Auto-Bidirectional Translators | PDF | HTML | 2024/07/12 | |||
| セレクション・ガイド | Voltage Translation Buying Guide (Rev. A) | 2021/04/15 | ||||
| アプリケーション・ノート | Designing with SN74LVCXT245 and SN74LVCHXT245 Family of Direction Controlled | 2015/10/27 |
設計と開発
その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。
14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板
14-24-LOGIC-EVM 評価基板 (EVM) は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。
14-24-NL-LOGIC-EVM — 14 ピンから 24 ピンのリードなしパッケージ向け、ロジック製品の汎用評価基板
14-24-NL-LOGIC-EVMは、14ピンから24ピンのBQA、BQB、RGY、RSV、RJWまたはRHLパッケージを持つあらゆるロジックまたは変換デバイスをサポートするように設計された柔軟な評価基板（EVM）です。
AVCLVCDIRCNTRL-EVM — AVC と LVC をサポートする方向制御型の双方向変換デバイス向け汎用評価基板（EVM）
この汎用評価基板 (EVM) は、LVC と AVC に対応する、1 チャネル、2 チャネル、4 チャネル、 8 チャネルの各方向制御変換デバイスをサポートする設計を採用しています。また、同じチャネル数で、バス ホールドと車載向けの -Q1 デバイスもサポートしています。AVC は低電圧の変換デバイスであり、12mA という低い駆動能力に対応しています。LVC は、1.65 ～ 5.5V というより高い電圧を受け入れる変換デバイスであり、32mA という高い駆動能力に対応しています。
TXV0106-EVM — TXV0106 評価基板
TXV0108-EVM — TXV0108 評価基板
TIDEP0022 — BiSS C Master インターフェイスを統合した ARM MPU のリファレンス デザイン
このリファレンス デザインは、産業用通信サブシステム (PRU-ICSS) 上に BiSS C マスタ プロトコルを実装しています。このリファレンス デザインは、包括的な資料と、プログラマブル リアルタイム ユニット（PRU）用のソース コードを提供します。
TIDEP0025 — シングル チップ ドライブ、産業用通信およびモーター制御用
このリファレンス デザインは、位置エンコーダとロータリー エンコーダ向けの HEIDENHAIN EnDat 2.2 規格に基づいて、ハードウェア インターフェイスを実装しています。このプラットフォームを活用して、幅広い産業用オートメーション機器でリアルタイム EtherCAT 通信規格を実装することもできます。産業用オートメーション、ファクトリ オートメーション、産業用通信などのアプリケーションで、小型フットプリントと低消費電力のシングルチップ ソリューションを設計できます。
TIDEP0035 — HIPERFACE DSL マスター インターフェイスを統合した ARM MPU のリファレンス デザイン
このリファレンス デザインは、産業用通信サブシステム (PRU-ICSS) 上に HIPERFACE DSL マスター プロトコルを実装しています。2 線式インターフェースにより、位置フィードバック用の配線をモーターケーブルに統合可能です。 この設計は、AM437x PRU-ICSS ファームウェアと TIDA-00177 トランシーバのリファレンスデザインで構成されています。
TIDEP0046 — DSP アクセラレーション用に OpenCL を使用する AM57x 上モンテカルロ シミュレーションのリファレンス デザイン
TI の高性能 ARM®Cortex®-A15 ベースの AM57x プロセッサも、C66x DSP を搭載しています。これらの DSP は、産業用、車載、財務用のアプリケーションで多くの場合必要とされる、高信号およびデータ処理タスクに対応できる設計を採用しています。AM57x OpenCL の実装により、標準のプログラミング モデルと言語を使って高い計算タスクに DSP アクセラレーションを簡単に利用できるため、DSP アーキテクチャに関する深い知識は不要になります。TIDEP0046 TI リファレンス デザインは、標準的な C/C++ (...)
TIDEP0047 — 電力と熱に関する考慮事項を示した TI の AM57x プロセッサをベースとしたリファレンス デザイン
これは、AM57x プロセッサと、それに付随する TPS659037 パワー マネージメント IC (PMIC) に基づいたリファレンス デザインです。 このデザインでは、AM57x および TPS659037 を使用して設計されたシステムの電源および熱に関する設計上の重要な検討事項と手法を特に取り上げます。 パワー マネージメントの設計、パワー ディストリビューション ネットワーク (PDN) の設計上の検討事項、熱設計上の検討事項、消費電力の推定、消費電力の概要に関する参考資料と文書が付属しています。
TIDEP0050 — EnDat 2.2 システムのリファレンス デザイン
このリファレンス デザインは、位置エンコーダとロータリー エンコーダ向けの HEIDENHAIN EnDat 2.2 規格に基づいて、EnDat 2.2 マスター プロトコル スタックとハードウェア インターフェイスを実装しています。このデザインが採用しているのは、EnDat 2.2 マスター プロトコル スタックと、RS-485 トランシーバを使用する半二重通信機能、および Sitara AM437x 産業用開発キット上に実装済みのライン終端機能です。 このデザインは、HEIDENHAIN EnDat 2.2 規格を満たすように十分にテスト済みです。AM437x IDK は EnDat (...)
TIDEP0057 — AM437x 上で動作する PRU-ICSS を使用する、マルチプロトコル デジタル ポジション エンコーダ マスター インターフェイスのリファレンス デザイン
このリファレンス デザインは、PRU-ICSS (プログラマブル リアルタイム ユニット産業用通信サブシステム) を搭載した Sitara™ プロセッサ上で動作する産業用通信向けシステムです。統合型のマルチプロトコル デジタル ポジション エンコーダのマスター インターフェイスのサポートを提示するデザインです。サポート対象のデジタル ポジション エンコーダ マスター プロトコルは、EnDat 2.2、HIPERFACE DSL ®、BiSS C です。統合型のマルチプロトコル エンコーダ マスターには、追加の FPGA (フィールド プログラマブル ゲートアレイ)、ASIC (...)
| パッケージ | ピン数 | CAD シンボル、フットプリント、および 3D モデル |
|---|---|---|
| TSSOP (PW) | 24 | Ultra Librarian |
| SSOP (DBQ) | 24 | Ultra Librarian |
| SSOP (DB) | 24 | Ultra Librarian |
| VQFN (RHL) | 24 | Ultra Librarian |
| SOIC (DW) | 24 | Ultra Librarian |
| SOP (NS) | 24 | Ultra Librarian |
| TVSOP (DGV) | 24 | Ultra Librarian |