DP83865
- Ultra low power consumption typically 1.1 watt
- Fully compliant with IEEE 802.3 10BASE-T, 100BASE-TX and 1000BASE-T specifications
- Integrated PMD sublayer featuring adaptive equalization and baseline wander compensation according to ANSI X3.T12
- 3.3V or 2.5V MAC interfaces:
- IEEE 802.3u MII
- IEEE 802.3z GMII
- RGMII version 1.3
- User programmable GMII pin ordering
- IEEE 802.3u Auto-Negotiation and Parallel Detection
- Fully Auto-Negotiates between 1000 Mb/s, 100 Mb/s, and 10 Mb/s full duplex and half duplex devices
- Speed Fallback mode to achieve quality link
- Cable length estimator
- LED support for activity, full / half duplex, link1000, link100 and link10, user programmable (manual on/off), or reduced LED mode
- Supports 25 MHz operation with crystal or oscillator.
- Requires only two power supplies, 1.8V (core and analog) and 2.5V (analog and I/O). 3.3V is supported as an alternative supply for I/O voltage
- User programable interrupt
- Supports Auto-MDIX at 10, 100 and 1000 Mb/s
- Supports JTAG (IEEE1149.1)
- 128-pin PQFP package (14mm x 20mm)
The DP83865 is a fully featured Physical Layer transceiver with integrated PMD sublayers to support 10BASE-T, 100BASE-TX and 1000BASE-T Ethernet protocols.
The DP83865 is an ultra low power version of the DP83861 and DP83891. It uses advanced 0.18 um, 1.8 V CMOS technology, fabricated at National Semiconductors South Portland, Maine facility.
The DP83865 is designed for easy implementation of 10/100/1000 Mb/s Ethernet LANs. It interfaces directly to Twisted Pair media via an external transformer. This device interfaces directly to the MAC layer through the IEEE 802.3u Standard Media Independent Interface (MII), the IEEE 802.3z Gigabit Media Independent Interface (GMII), or Reduced GMII (RGMII).
The DP83865 is a fourth generation Gigabit PHY with field proven architecture and performance. Its robust performance ensures drop-in replacement of existing 10/100 Mbps equipment with ten to one hundred times the performance using the existing networking infrastructure.
기술 문서
유형 | 직함 | 날짜 | ||
---|---|---|---|---|
* | Data sheet | DP83865 Gig PHYTER V 10/100/1000 Ethernet Physical Layer datasheet (Rev. B) | 2007/12/11 | |
Application note | AN-1511 Cable Discharge Event (Rev. A) | 2013/04/26 | ||
Application note | DP83865 Gig PHYTER V 10/100/1000 Ethernet Physical Layer Design Guide (Rev. D) | 2013/04/26 | ||
Application note | DP83865/864 Gigabit Physical Layer Device Trouble Shooting Guide (Rev. A) | 2013/04/26 | ||
Application note | Dual Foot Print Layout Notes for DP83865 Gig PHYTER V & DP83847 DS PHYTER II (Rev. A) | 2013/04/26 | ||
Application brief | PhyworkX Ethernet PHY Development Kit | 2012/02/27 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
ETHERNET-SW — 이더넷 PHY Linux 드라이버 및 툴
USB-2-MDIO 소프트웨어를 사용하면 디버그 및 프로토타이핑 중에 레지스터에 직접 액세스할 수 있습니다. 이 툴은 모든 TI 이더넷 PHY를 지원합니다.
드라이버 지원 활성화
"make menuconfig"로 커널 구성(또는 "make xconfig" 또는 "make nConfig" 사용)
Menuconfig 위치
// 부품 번호 기호와 (...)
USB-2-MDIO — USB-2-MDIO Tool v1.0
The USB-2-MDIO software tool lets Texas Instruments' Ethernet PHYs access the MDIO status and device control registers. The USB-2-MDIO tool includes a LaunchPad™ Development kit for TI's MSP430™ MCUs that is interfaced with a lightweight GUI. The (...)
지원되는 제품 및 하드웨어
제품
이더넷 PHY
하드웨어 개발
평가 보드
개발 키트
소프트웨어
드라이버 또는 라이브러리
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
TINA-TI — SPICE 기반 아날로그 시뮬레이션 프로그램
패키지 | 핀 | 다운로드 |
---|---|---|
QFP (NND) | 128 | 옵션 보기 |
주문 및 품질
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
- 팹 위치
- 조립 위치