LMK00804B
- Four LVCMOS/LVTTL Outputs with 7 Ω Output
Impedance- Additive Jitter: 0.04 ps RMS (typ) @ 125 MHz
- Noise Floor: –166 dBc/Hz (typ) @ 125 MHz
- Output Frequency: 350 MHz (max)
- Output Skew: 35 ps (max)
- Part-to-Part Skew: 700 ps (max)
- Two Selectable Inputs
- CLK, nCLK Pair Accepts LVPECL, LVDS,
HCSL, SSTL, LVHSTL, or LVCMOS/LVTTL - LVCMOS_CLK Accepts LVCMOS/LVTTL
- CLK, nCLK Pair Accepts LVPECL, LVDS,
- Synchronous Clock Enable
- Core/Output Power Supplies:
- 3.3 V/3.3 V
- 3.3 V/2.5 V
- 3.3 V/1.8 V
- 3.3 V/1.5 V
- Package: 16-Lead TSSOP
- Industrial Temperature Range: –40ºC to +85ºC
The LMK00804B is a low skew, high performance clock fanout buffer which can distribute up to four LVCMOS/LVTTL outputs (3.3-V, 2.5-V, 1.8-V, or 1.5-V levels) from one of two selectable inputs, which can accept differential or single-ended inputs. The clock enable input is synchronized internally to eliminate runt or glitch pulses on the outputs when the clock enable terminal is asserted or de-asserted. The outputs are held in logic low state when the clock is disabled. A separate output enable terminal controls whether the outputs are active state or high-impedance state. The low additive jitter and phase noise floor, and guaranteed output and part-to-part skew characteristics make the LMK00804B ideal for applications demanding high performance and repeatability.
See also Device Comparison Table for descriptions of CDCLVC1310 and LMK00725 parts.
기술 자료
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
2개 모두 보기 | 유형 | 직함 | 날짜 | ||
|---|---|---|---|---|
| * | Data sheet | LMK00804B Low Skew, 1-to-4 Multiplexed Differential/LVCMOS-to-LVCMOS/TTL Fanout Buffer datasheet (Rev. A) | PDF | HTML | 2014/07/07 |
| EVM User's guide | LMK00804BEVM User’s Guide | 2014/06/27 |
설계 및 개발
추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.
평가 보드
LMK00804B-Q1EVM — 4개 출력 저지터 차동/LVCMOS-LVCMOS 팬 아웃 버퍼 평가 보드
The LMK00804B-Q1 is a low skew, high performance clock fan-out buffer, which distributes up to four LVCMOS/LVTTL outputs (3.3-V, 2.5-V, 1.8-V, or 1.5-V levels). The clocks are derived from one of two selectable inputs, which can accept differential or single-ended input signals. The (...)
사용 설명서: PDF
평가 보드
LMK00804BEVM — LMK00804BEVM 4개 출력의 저 지터 차동/LVCMOS-LVCMOS 팬아웃 버퍼 평가 보드
The LMK00804B is a low skew, high performance clock fanout buffer, which distributes up to four LVCMOS/LVTTL outputs (3.3V, 2.5V, 1.8V, or 1.5V levels). The clocks are derived from one of two selectable inputs, which can accept differential or single-ended input signals. This evaluation (...)
사용 설명서: PDF
평가 보드
MMWCAS-RF-EVM — mmWave 계단식 이미징 레이더 RF 평가 모듈
The MMWCAS-RF evaluation module (EVM) is a sensing solution from TI implementing a four-device cascaded array of AWR1243 or AWR2243 devices. In this cascaded radar configuration, a single master device distributes a 20-GHz local-oscillator (LO) signal between all four devices, allowing these four (...)
설계 툴
CLOCK-TREE-ARCHITECT — 클록 트리 아키텍트 프로그래밍 소프트웨어
Clock tree architect is a clock tree synthesis tool that streamlines your design process by generating clock tree solutions based on your system requirements. The tool pulls data from an extensive database of clocking products to generate a system-level multi-chip clocking solution.
시뮬레이션 툴
PSPICE-FOR-TI — TI 설계 및 시뮬레이션 툴용 PSpice®
TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 (...)
레퍼런스 디자인
TIDA-01056 — EMI를 최소화하면서 전원 공급 장치의 효율을 최적화하는 20비트 1MSPS DAQ 레퍼런스 설계
This reference design for high performance data acquisition (DAQ) systems optimizes power stage in order to reduce power consumption and minimize the effect of EMI from switching regulator by using LMS3635-Q1 buck converter. This reference designs yields 7.2% efficiency improvement at most (...)
레퍼런스 디자인
TIDA-01054 — 고성능 DAQ 시스템에서 EMI 효과를 제거하는 다중 레일 전원 레퍼런스 디자인
The TIDA-01054 reference design helps eliminate the performance degrading effects of EMI on Data Acquisition (DAQ) systems greater than 16 bits with the help of the LM53635 buck converter. The buck converter enables the designer to place power solutions close to the signal path without the (...)
레퍼런스 디자인
TIDA-01013 — DAQ 및 무선 센서 IoT 시스템을 위한 저전력, 저잡음 24b 아날로그 프론트 엔드 레퍼런스 디자인
The need for lower power, lower noise analog front-ends (AFE) is becoming increasingly important in many applications today, such as data acquisition systems (DAQs), field instrumentation, Internet-of-Things (IoT), and automatic test equipment. In many cases, this need is highlighted by the advent (...)
레퍼런스 디자인
TIDA-01055 — 고성능 DAQ 시스템을 위한 ADC 전압 레퍼런스 버퍼 최적화 레퍼런스 디자인
The TIDA-01055 reference design for high performance DAQ Systems optimizes the ADC reference buffer to improve SNR performance and reduce power consumption with the TI OPA837 high-speed op amp. This device is used in a composite buffer configuration and provides a 22% power improvement over (...)
레퍼런스 디자인
TIDA-01057 — 트루 10Vpp 차동 입력을 위해 신호 동적 범위를 20비트 ADC로 극대화하는 레퍼런스 설계
This reference design is designed for high performance data acquisition(DAQ) systems to improve the dynamic range of 20 bit differential input ADCs. Many DAQ systems require the measurement capability at a wide FSR (Full Scale Range) in order to obtain sufficient signal dynamic range. Many earlier (...)
레퍼런스 디자인
TIDA-01051 — 자동 테스트 장비에 대한 FPGA 활용률 및 데이터 처리량 최적화 레퍼런스 디자인
The TIDA-01051 reference design is used to demonstrate optimized channel density, integration, power consumption, clock distribution and signal chain performance of very high channel count data acquisition (DAQ) systems such as those used in automatic test equipment (ATE). Using serializers, such (...)
레퍼런스 디자인
TIDA-01050 — 18비트 SAR 데이터 컨버터를 위해 최적화된 아날로그 프론트 엔드 DAQ 시스템 레퍼런스 디자인
The TIDA-01050 reference design aims to improve the integration, power consumption, performance, and clocking issues typically associated with automatic test equipment. This design is applicable to any ATE system but most applicable to systems requiring a large number of input channels.
레퍼런스 디자인
TIDA-01052 — 음극 공급 장치를 사용하여 풀 스케일 THD를 개선하는 ADC 드라이버 레퍼런스 디자인
The TIDA-01052 reference design aims to highlight system performance increases seen using a negative voltage rail on the analog front end driver amplifiers rather than ground. This concept is relative to all analog front ends, however this design is aimed specifically at automatic test equipment.
| 패키지 | 핀 | CAD 기호, 풋프린트 및 3D 모델 |
|---|---|---|
| TSSOP (PW) | 16 | Ultra Librarian |
주문 및 품질
포함된 정보:
- RoHS
- REACH
- 디바이스 마킹
- 납 마감/볼 재질
- MSL 등급/피크 리플로우
- MTBF/FIT 예측
- 물질 성분
- 인증 요약
- 지속적인 신뢰성 모니터링
포함된 정보:
- 팹 위치
- 조립 위치
권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.