홈 클록 및 타이밍 오실레이터
홈
클록 및 타이밍
오실레이터

LMK61PD0A2

활성

±50ppm, 초저지터, 핀 선택 가능, 차동 오실레이터

지금 주문
데이터시트

LMK61PD0A2

활성
데이터시트 지금 주문

제품 상세 정보

Features Fixed frequency Output frequency (MHz) 312.5 Output type HCSL, LVDS, LVPECL Stability (ppm) 50 Supply voltage (V) 3.3 Jitter (ps) 0.1 Operating temperature range (°C) -40 to 85 Rating Catalog
Features Fixed frequency Output frequency (MHz) 312.5 Output type HCSL, LVDS, LVPECL Stability (ppm) 50 Supply voltage (V) 3.3 Jitter (ps) 0.1 Operating temperature range (°C) -40 to 85 Rating Catalog
QFM (SIA) 8 12.25 mm² 3.5 x 3.5
  • Ultra-low Noise, High Performance
    • Jitter: 90 fs RMS typical fOUT > 100 MHz
    • PSRR: –70 dBc, robust supply noise immunity
  • Flexible Output Frequency and Format; User
    Selectable
    • Frequencies: 62.5 MHz, 100 MHz, 106.25 MHz,
      125 MHz, 156.25 MHz, 212.5 MHz,
      312.5 MHz
    • Formats: LVPECL, LVDS or HCSL
  • Total frequency tolerance of ± 50 ppm
  • Internal memory stores multiple start-up
    configurations, selectable through pin control
  • 3.3V operating voltage
  • Industrial temperature range (–40ºC to +85ºC)
  • 7 mm × 5 mm 8-pin package
  • Ultra-low Noise, High Performance
    • Jitter: 90 fs RMS typical fOUT > 100 MHz
    • PSRR: –70 dBc, robust supply noise immunity
  • Flexible Output Frequency and Format; User
    Selectable
    • Frequencies: 62.5 MHz, 100 MHz, 106.25 MHz,
      125 MHz, 156.25 MHz, 212.5 MHz,
      312.5 MHz
    • Formats: LVPECL, LVDS or HCSL
  • Total frequency tolerance of ± 50 ppm
  • Internal memory stores multiple start-up
    configurations, selectable through pin control
  • 3.3V operating voltage
  • Industrial temperature range (–40ºC to +85ºC)
  • 7 mm × 5 mm 8-pin package

The LMK61PD0A2 is an ultra-low jitter PLLatinum™ pin selectable oscillator that generates commonly used reference clocks. The device is pre-programmed in factory to support seven unique reference clock frequencies that can be selected by pin-strapping each of FS[1:0] to VDD, GND or NC (no connect). Output format is selected between LVPECL, LVDS, or HCSL by pin-strapping OS to VDD, GND or NC. Internal power conditioning provide excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The device operates from a single 3.3 V ± 5% supply.

The LMK61PD0A2 is an ultra-low jitter PLLatinum™ pin selectable oscillator that generates commonly used reference clocks. The device is pre-programmed in factory to support seven unique reference clock frequencies that can be selected by pin-strapping each of FS[1:0] to VDD, GND or NC (no connect). Output format is selected between LVPECL, LVDS, or HCSL by pin-strapping OS to VDD, GND or NC. Internal power conditioning provide excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The device operates from a single 3.3 V ± 5% supply.
filter 기타 오실레이터 찾기
다운로드 스크립트와 함께 비디오 보기 동영상

기술 문서

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
모두 보기2
유형 직함 날짜
* Data sheet LMK61PD0A2 Ultra-Low Jitter Pin Selectable Oscillator datasheet (Rev. A) PDF | HTML 2015/11/03
EVM User's guide LMK61PDEVM User's Guide (Rev. A) 2015/11/20

설계 및 개발

데스크톱에서 설계 및 개발 섹션을 확인하세요.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

권장 제품에는 본 TI 제품과 관련된 매개 변수, 평가 모듈 또는 레퍼런스 디자인이 있을 수 있습니다.

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상