SN74AHC1G125

활성

3상 출력을 지원하는 단일 2V~5.5V 버퍼

제품 상세 정보

Technology family AHC Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 1 IOL (max) (mA) 8 Supply current (max) (µA) 10 IOH (max) (mA) -8 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family AHC Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 1 IOL (max) (mA) 8 Supply current (max) (µA) 10 IOH (max) (mA) -8 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1
  • Operating range of 2V to 5.5V
  • Max tpd of 6ns at 5V
  • Low power consumption, 10µA max ICC
  • ±8mA output drive at 5V
  • Operating range of 2V to 5.5V
  • Max tpd of 6ns at 5V
  • Low power consumption, 10µA max ICC
  • ±8mA output drive at 5V

The SN74AHC1G125 device is a single bus buffer gate/line driver with 3-state output. The output is disabled when the output-enable (OE) input is high. When OE is low, true data is passed from the A input to the Y output.

The SN74AHC1G125 device is a single bus buffer gate/line driver with 3-state output. The output is disabled when the output-enable (OE) input is high. When OE is low, true data is passed from the A input to the Y output.

다운로드 스크립트와 함께 비디오 보기 동영상

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치보다 업그레이드된 기능을 지원하는 즉각적 대체품
SN74LVC1G125 활성 3상 출력을 지원하는 단일 1.65V~5.5V 버퍼 Shorter average propagation delay (5.5ns), higher average drive strength (24mA)
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀
SN74LVC1G07 활성 오픈 드레인 출력을 지원하는 단일 1.65V~5.5V 버퍼 Shorter average propagation delay (5.5ns), higher average drive strength (24mA)

기술 자료

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
20개 모두 보기
유형 직함 날짜
* Data sheet SN74AHC1G125 Single Bus Buffer Gate With 3-State Output datasheet (Rev. M) PDF | HTML 2024/02/13
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 2021/07/26
Selection guide Little Logic Guide 2018 (Rev. G) 2018/07/06
Selection guide Logic Guide (Rev. AB) 2017/06/12
Application note How to Select Little Logic (Rev. A) 2016/07/26
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015/12/02
User guide LOGIC Pocket Data Book (Rev. B) 2007/01/16
Product overview Design Summary for WCSP Little Logic (Rev. B) 2004/11/04
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004/07/08
Application note Selecting the Right Level Translation Solution (Rev. A) 2004/06/22
Application note Advanced High-Speed CMOS (AHC) Logic Family (Rev. C) 2002/12/02
Application note Texas Instruments Little Logic Application Report 2002/11/01
Application note TI IBIS File Creation, Validation, and Distribution Processes 2002/08/29
Design guide AHC/AHCT Designer's Guide February 2000 (Rev. D) 2000/02/24
Application note Benefits & Issues of Migrating 5-V and 3.3-V Logic to Lower-Voltage Supplies (Rev. A) 1999/09/08
Product overview Military Advanced High-Speed CMOS Logic (AHC/AHCT) (Rev. C) 1998/04/01
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997/12/01
Application note Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997/08/01
Application note CMOS Power Consumption and CPD Calculation (Rev. B) 1997/06/01
Application note Live Insertion 1996/10/01

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

5-8-LOGIC-EVM — 5핀~8핀 DCK, DCT, DCU, DRL 및 DBV 패키지용 일반 논리 평가 모듈

5~8핀 수의 DCK, DCT, DCU, DRL 또는 DBV 패키지가 있는 모든 디바이스를 지원하도록 설계된 유연한 EVM.
사용 설명서: PDF
TI.com에서 구매 불가
평가 보드

TDP142EVM — TDP142 DisplayPort™ 8.1Gbps 선형 리드라이버 평가 모듈

The TDP142 is a DisplayPortTM(DP) linear redriver that is able to snoop AUX and HPD signals. The device complies with the VESA DisplayPort standard Version 1.4, and supports a 1-4 lane Main Link interface signaling up to HBR3 (8.1 Gbps per lane). Additionally, this device is position independent. (...)
사용 설명서: PDF
TI.com에서 구매 불가
시뮬레이션 모델

HSPICE Model for SN74AHC1G125

SCLJ018.ZIP (95 KB) - HSpice Model
시뮬레이션 모델

SN74AHC1G125 Behavioral SPICE Model (Rev. A)

SCLM271A.ZIP (6 KB) - PSpice Model
시뮬레이션 모델

SN74AHC1G125 IBIS Model (Rev. A)

SCLM008A.ZIP (44 KB) - IBIS Model
레퍼런스 디자인

TIDA-01434 — 24비트 ADC를 위한 절연, 트랜스포머리스, 양극 전원 레퍼런스 설계

This isolated, 3.65-mm thin reference design enables highly-integrated, bipolar input and high-performance solutions with a 24-bit delta-sigma analog-to-digital converter (ADC). Modern analog input modules need high performance in different aspects such as higher channel density at the same room (...)
Design guide: PDF
회로도: PDF
패키지 CAD 기호, 풋프린트 및 3D 모델
SOT-23 (DBV) 5 Ultra Librarian
SOT-5X3 (DRL) 5 Ultra Librarian
SOT-SC70 (DCK) 5 Ultra Librarian

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상