SN74AUP1G00

활성

단일 1입력, 0.8V~3.6V 저전력 NAND 게이트

제품 상세 정보

Technology family AUP Supply voltage (min) (V) 0.8 Supply voltage (max) (V) 3.6 Number of channels 1 Inputs per channel 1 IOL (max) (mA) 4 IOH (max) (mA) -4 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 85
Technology family AUP Supply voltage (min) (V) 0.8 Supply voltage (max) (V) 3.6 Number of channels 1 Inputs per channel 1 IOL (max) (mA) 4 IOH (max) (mA) -4 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 85
DSBGA (YFP) 6 1.4000000000000001 mm² 1 x 1.4000000000000001 SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1 USON (DRY) 6 1.45 mm² 1.45 x 1 X2SON (DPW) 5 0.64 mm² 0.8 x 0.8 X2SON (DSF) 6 1 mm² 1 x 1
  • ESD Performance Tested Per JESD 22
    • 2000-V Human-Body Model (A114-B, Class II)
    • 1000-V Charged-Device Model (C101)
  • Available in the Ultra Small 0.64 mm2 Package (DPW) with 0.5-mm Pitch
  • Low Static-Power Consumption (ICC = 0.9 µA Max)
  • Low Dynamic-Power Consumption (Cpd = 4 pF Typical at 3.3 V)
  • Low Input Capacitance (Ci = 1.5 pF Typical)
  • Low Noise Overshoot and Undershoot <10% of VCC
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
  • Input Hysteresis Allows Slow Input Transition and Better Switching Noise Immunity at Input (Vhys = 250 mV Typical at 3.3 V)
  • Wide Operating VCC Range of 0.8 V to 3.6 V
  • Optimized for 3.3-V Operation
  • 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
  • tpd = 4.8 ns Maximum at 3.3 V
  • Suitable for Point-to-Point Applications
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Performance Tested Per JESD 22
    • 2000-V Human-Body Model (A114-B, Class II)
    • 1000-V Charged-Device Model (C101)
  • Available in the Ultra Small 0.64 mm2 Package (DPW) with 0.5-mm Pitch
  • Low Static-Power Consumption (ICC = 0.9 µA Max)
  • Low Dynamic-Power Consumption (Cpd = 4 pF Typical at 3.3 V)
  • Low Input Capacitance (Ci = 1.5 pF Typical)
  • Low Noise Overshoot and Undershoot <10% of VCC
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
  • Input Hysteresis Allows Slow Input Transition and Better Switching Noise Immunity at Input (Vhys = 250 mV Typical at 3.3 V)
  • Wide Operating VCC Range of 0.8 V to 3.6 V
  • Optimized for 3.3-V Operation
  • 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
  • tpd = 4.8 ns Maximum at 3.3 V
  • Suitable for Point-to-Point Applications
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II

This single 2-input positive-NAND gate performs the Boolean function Y = A × B or Y = A + B in positive logic.

This single 2-input positive-NAND gate performs the Boolean function Y = A × B or Y = A + B in positive logic.

다운로드 스크립트와 함께 비디오 보기 동영상

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀
SN74LVC1G00 활성 싱글 2입력, 1.65V~5.5V NAND 게이트 Larger voltage range (1.65V to 5.5V), higher drive average drive strength (24mA)

기술 문서

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
모두 보기7
유형 직함 날짜
* Data sheet SN74AUP1G00 Low-Power Single 2-Input Positive-NAND Gate datasheet (Rev. J) PDF | HTML 2016/12/07
Application brief Understanding Schmitt Triggers (Rev. A) PDF | HTML 2019/05/22
Selection guide Little Logic Guide 2018 (Rev. G) 2018/07/06
Application note Designing and Manufacturing with TI's X2SON Packages 2017/08/23
Selection guide Logic Guide (Rev. AB) 2017/06/12
Application note How to Select Little Logic (Rev. A) 2016/07/26
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004/07/08

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

5-8-LOGIC-EVM — 5핀~8핀 DCK, DCT, DCU, DRL 및 DBV 패키지용 일반 논리 평가 모듈

5~8핀 수의 DCK, DCT, DCU, DRL 또는 DBV 패키지가 있는 모든 디바이스를 지원하도록 설계된 유연한 EVM.
사용 설명서: PDF
TI.com에서 구매할 수 없습니다
평가 보드

HALL-TRIGGER-EVM — 외부 자기장 보호 기능이 있는 무접촉 홀(Hall) 효과 변속 트리거용 평가 모듈

이 평가 모듈(EVM)은 홀(Hall) 효과 센서를 사용해 트리거가 눌리는 정도를 바탕으로 다양한 전압을 출력하는 트리거를 구현합니다. 이 EVM은 무접촉 접근법을 사용하며, 따라서 기존의 기계 기반 트리거에 비해 마손이 적기 때문에 제품 수명이 상대적으로 길어졌습니다. 저전력 홀(Hall) 효과 스위치와 부하 스위치를 함께 사용해 트리거를 누르지 않을 때는 시스템을 저전력 대기 모드로 유지합니다. 또한, 강력한 외부 자기장이 존재하는 경우 전압 출력을 비활성화하는 자기장 보호 기능을 선택할 수 있습니다.
사용 설명서: PDF | HTML
TI.com에서 구매할 수 없습니다
시뮬레이션 모델

SN74AUP1G00 Behavioral SPICE Model

SCEM695.ZIP (7 KB) - PSpice Model
시뮬레이션 모델

SN74AUP1G00 IBIS Model (Rev. A)

SCEM461A.ZIP (64 KB) - IBIS Model
레퍼런스 디자인

TIDA-00570 — 산업용 3D 프린팅 및 디지털 노광을 위한 고속 DLP 서브시스템 레퍼런스 디자인

The High Speed DLP® Sub-system Reference Design provides system-level DLP development board designs for industrial Digital Lithography and 3D Printing applications that require high resolution, superior speed and production reliability. The system design offers maximum throughput by integrating (...)
Design guide: PDF
회로도: PDF
레퍼런스 디자인

TIDA-060032 — 스트레이 필드 제거 레퍼런스 설계(옵션)를 지원하는 저전력 선형 트리거

이 레퍼런스 디자인은 홀 효과 센서를 사용해 트리거가 눌리는 정도를 바탕으로 다양한 전압을 출력하는 트리거를 구현합니다. 이러한 유형의 트리거는 무선 전동 공구 또는 트리거 변위 정보를 사용하는 기타 완제품에 매우 유용합니다.

이 설계는 무접촉 접근법을 사용하며, 따라서 기존의 기계 기반 트리거에 비해 마손이 적기 때문에 제품 수명이 상대적으로 길어졌습니다. 저전력 홀(Hall) 효과 스위치와 부하 스위치를 함께 사용해 트리거를 누르지 않을 때는 시스템을 저전력 대기 모드로 유지합니다. 또한, 강력한 외부 자기장이 존재하는 경우 (...)

Design guide: PDF
회로도: PDF
패키지 다운로드
DSBGA (YFP) 6 옵션 보기
SOT-23 (DBV) 5 옵션 보기
SOT-5X3 (DRL) 5 옵션 보기
SOT-SC70 (DCK) 5 옵션 보기
USON (DRY) 6 옵션 보기
X2SON (DPW) 5 옵션 보기
X2SON (DSF) 6 옵션 보기

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상