홈 로직 및 전압 변환 로직 게이트 XOR(배타적 OR) 게이트
홈
로직 및 전압 변환
로직 게이트
XOR(배타적 OR) 게이트

SN74LVC1G86

활성

단일 2입력 1.65V~5.5V XOR(배타적 OR) 게이트

지금 주문
데이터시트

SN74LVC1G86

활성
데이터시트 지금 주문

제품 상세 정보

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 32 Input type Standard CMOS IOH (max) (mA) -32 Output type Push-Pull Features Over-voltage tolerant Inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 1 Inputs per channel 2 IOL (max) (mA) 32 Input type Standard CMOS IOH (max) (mA) -32 Output type Push-Pull Features Over-voltage tolerant Inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 5 2.1875 mm² 1.75 x 1.25 SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 1000-V Charged-Device Model (C101)
  • Qualified from –40°C to +125°C
  • Supports 5-V VCC Operation
  • Inputs Are Over Voltage Tolerant up to 5.5 V
  • Supports Down Translation to VCC
  • Maximum tpd of 4 ns at 3.3 V and 15-pF load
  • Low Power Consumption, 10-µA Maximum ICC At 85°C
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Partial-Power-Down Mode, and Back-Drive Protection
  • Available in the Texas Instruments
    NanoFree™ Package
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 1000-V Charged-Device Model (C101)
  • Qualified from –40°C to +125°C
  • Supports 5-V VCC Operation
  • Inputs Are Over Voltage Tolerant up to 5.5 V
  • Supports Down Translation to VCC
  • Maximum tpd of 4 ns at 3.3 V and 15-pF load
  • Low Power Consumption, 10-µA Maximum ICC At 85°C
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Partial-Power-Down Mode, and Back-Drive Protection
  • Available in the Texas Instruments
    NanoFree™ Package
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II

The SN74LVC1G86 device performs the Boolean function Y = AB + AB in positive logic. This single 2-input exclusive-OR gate is designed for 1.65-V to 5.5-V VCC operation.

If the input is low, the other input is reproduced in true form at the output. If the input is high, the signal on the other input is reproduced inverted at the output. This device has low power consumption with maximum tpd of 4 ns at 3.3 V and 15-pF capacitive load. The maximum output drive is ±32-mA at 4.5 V and ±24-mA at 3.3 V.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current back flow through the device when it is powered down.

The SN74LVC1G86 device performs the Boolean function Y = AB + AB in positive logic. This single 2-input exclusive-OR gate is designed for 1.65-V to 5.5-V VCC operation.

If the input is low, the other input is reproduced in true form at the output. If the input is high, the signal on the other input is reproduced inverted at the output. This device has low power consumption with maximum tpd of 4 ns at 3.3 V and 15-pF capacitive load. The maximum output drive is ±32-mA at 4.5 V and ±24-mA at 3.3 V.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current back flow through the device when it is powered down.
open-in-new 기타 XOR(배타적 OR) 게이트 찾기
다운로드 스크립트와 함께 비디오 보기 동영상

관심 가지실만한 유사 제품

open-in-new 대안 비교
비교 대상 장치와 동일한 기능을 지원하는 핀 대 핀
SN74AUC1G86 활성 단일 2-입력 0.8V~2.7V 고속 XOR(배타적 OR) 게이트 Smaller voltage range (0.8V to 2.7V), shorter average propagation delay (1.7ns)

기술 문서

star =TI에서 선정한 이 제품의 인기 문서
검색된 결과가 없습니다. 검색어를 지우고 다시 시도하십시오.
모두 보기27
유형 직함 날짜
* Data sheet SN74LVC1G86 Single 2-Input Exclusive-OR Gate datasheet (Rev. Q) PDF | HTML 2017/06/22
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 2021/07/26
Selection guide Little Logic Guide 2018 (Rev. G) 2018/07/06
Selection guide Logic Guide (Rev. AB) 2017/06/12
Application note How to Select Little Logic (Rev. A) 2016/07/26
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015/12/02
User guide LOGIC Pocket Data Book (Rev. B) 2007/01/16
Product overview Design Summary for WCSP Little Logic (Rev. B) 2004/11/04
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004/07/08
Application note Selecting the Right Level Translation Solution (Rev. A) 2004/06/22
User guide Signal Switch Data Book (Rev. A) 2003/11/14
Application note Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003/11/06
User guide LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002/12/18
Application note Texas Instruments Little Logic Application Report 2002/11/01
Application note TI IBIS File Creation, Validation, and Distribution Processes 2002/08/29
More literature Standard Linear & Logic for PCs, Servers & Motherboards 2002/06/13
Application note 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002/05/22
Application note Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002/05/10
More literature STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002/03/27
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997/12/01
Application note Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997/08/01
Application note CMOS Power Consumption and CPD Calculation (Rev. B) 1997/06/01
Application note LVC Characterization Information 1996/12/01
Application note Input and Output Characteristics of Digital Integrated Circuits 1996/10/01
Application note Live Insertion 1996/10/01
Design guide Low-Voltage Logic (LVC) Designer's Guide 1996/09/01
Application note Understanding Advanced Bus-Interface Products Design Guide 1996/05/01

설계 및 개발

추가 조건 또는 필수 리소스는 사용 가능한 경우 아래 제목을 클릭하여 세부 정보 페이지를 확인하세요.

평가 보드

5-8-LOGIC-EVM — 5핀~8핀 DCK, DCT, DCU, DRL 및 DBV 패키지용 일반 논리 평가 모듈

5~8핀 수의 DCK, DCT, DCU, DRL 또는 DBV 패키지가 있는 모든 디바이스를 지원하도록 설계된 유연한 EVM.
사용 설명서: PDF
TI.com에서 구매할 수 없습니다
평가 보드

LMK5B33216EVM — LMK5B33216 - BAW VCO가 포함된 16개 출력, DPLL 및 APLL 3개, 네트워크 싱크로나이저용 평가 모듈

LMK5B33216 평가 모듈(EVM)은 LMK5B33216 네트워크 클록 생성기 및 싱크로나이저 개발용 플랫폼입니다. 이 EVM은 장치 평가, 규정 준수 테스트 및 시스템 프로토타이핑에 활용할 수 있습니다.

LMK5B33216EVM은 3개의 APLL(아날로그 위상 동기 회로) 및 3개의 DPLL(디지털 PLL)을 프로그래머블 루프 대역폭에 결합합니다. 이 EVM에는 클록 입력, 오실레이터 입력 및 클록 출력을 위한 SMA(서브미니어처 버전 A) 커넥터가 포함되어 있어 50Ω 테스트 장비와 상호 작용합니다. 온보드 (...)

사용 설명서: PDF | HTML
TI.com에서 구매할 수 없습니다
평가 보드

LMK5B33414EVM — LMK5B33414 - BAW VCO가 포함된 14개 출력, DPLL 및 APLL 3개, 네트워크 싱크로나이저용 평가 모듈

LMK5B33414 평가 모듈(EVM)은 LMK5B33414 네트워크 클록 생성기 및 싱크로나이저용 기기 평가, 컴플라이언스 테스트 및 시스템 프로토타이핑 플랫폼입니다.

LMK5B33414는 3개의 APLL(아날로그 위상 동기 회로) 및 3개의 DPLL(디지털 PLL)을 프로그래머블 루프 대역폭에 결합합니다. 이 EVM에는 클록 입력, 오실레이터 입력 및 클록 출력을 위한 SMA(서브미니어처 버전 A) 커넥터가 포함되어 있어 50Ω 테스트 장비와 상호 작용합니다. 온보드 TCXO(온도 보정 크리스탈 오실레이터)를 (...)

사용 설명서: PDF | HTML
TI.com에서 구매할 수 없습니다
평가 보드

TMAG5110-5111EVM — TMAG511x 고감도, 2차원, 듀얼 채널, 홀 효과 래치용 평가 모듈

TMAG5110-5111EVM은 직교(TMAG5110)와 속도 및 방향(TMAG5111) 구현을 위한 별도의 회로가 있는 듀얼 홀 래치를 지원하는 회전식 인코딩 보드입니다. 폴 피치 독립성과 자석 배치 독립성의 듀얼 래치 기능을 강조하는 이러한 자석은 2개의 서로 다른 자석과 2개의 자석 배치 옵션이 있습니다.

사용 설명서: PDF | HTML
TI.com에서 구매할 수 없습니다
시뮬레이션 모델

SN74LVC1G86 Behavioral SPICE Model

SCEM627.ZIP (7 KB) - PSpice Model
다운로드
시뮬레이션 모델

SN74LVC1G86 IBIS Model (Rev. A)

SCEM186A.ZIP (45 KB) - IBIS Model
다운로드
패키지 핀 다운로드
DSBGA (YZP) 5 옵션 보기
SOT-23 (DBV) 5 옵션 보기
SOT-5X3 (DRL) 5 옵션 보기
SOT-SC70 (DCK) 5 옵션 보기
TI의 평가 항목에 대한 표준 약관이 적용됩니다.

주문 및 품질

포함된 정보:
  • RoHS
  • REACH
  • 디바이스 마킹
  • 납 마감/볼 재질
  • MSL 등급/피크 리플로우
  • MTBF/FIT 예측
  • 물질 성분
  • 인증 요약
  • 지속적인 신뢰성 모니터링
포함된 정보:
  • 팹 위치
  • 조립 위치

지원 및 교육

TI 엔지니어의 기술 지원을 받을 수 있는 TI E2E™ 포럼

포럼 주제 모두 보기(영문)

콘텐츠는 TI 및 커뮤니티 기고자에 의해 "있는 그대로" 제공되며 TI의 사양으로 간주되지 않습니다. 사용 약관을 참조하십시오.

품질, 패키징, TI에서 주문하는 데 대한 질문이 있다면 TI 지원을 방문하세요. ​​​​​​​​​​​​​​

동영상