SN74LV1T04
- Single-supply voltage translator at 5.0V, 3.3V, 2.5V, and 1.8V VCC
- Operating range of 1.8V to 5.5V
- Up translation:
- 1.2V(1) to 1.8V at 1.8V VCC
- 1.5V(1) to 2.5V at 2.5V VCC
- 1.8V(1) to 3.3V at 3.3V VCC
- 3.3V to 5.0V at 5.0V VCC
- Down translation:
- 3.3V to 1.8V at 1.8V VCC
- 3.3V to 2.5V at 2.5V VCC
- 5.0V to 3.3V at 3.3V VCC
- Logic output is referenced to VCC
- Output drive:
- 8mA output drive at 5V
- 7mA output drive at 3.3V
- 3mA output drive at 1.8V
- Characterized up to 50MHz at 3.3V VCC
- 5V tolerance on input pins
- –40°C to +125°C operating temperature range
- Pb-free packages available: SC-70 (DCK)
- 2 × 2.1 × 0.65mm (Height 1.10mm)
- Latch-up performance exceeds 250mA per JESD 17
- Supports standard logic pinouts
- CMOS output B compatible with AUP1G and LVC1G families (1)
(1)See the VIH/VIL and output drive for lower VCC condition.
The SN74LV1T04 is a single NOT gate with reduced input thresholds to support voltage translation applications.
您可能會感興趣的類似產品
可直接投入的替代產品，相較於所比較的裝置，具備升級功能
技術文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 9 | 類型 | 標題 | 日期 | ||
|---|---|---|---|---|
| * | Data sheet | SN74LV1T04 Single Power Supply Inverter Gate CMOS Logic Level Shifter datasheet (Rev. E) | PDF | HTML | 2024年 5月 10日 |
| Application note | Schematic Checklist - A Guide to Designing With Fixed or Direction Control Translators | PDF | HTML | 2024年 10月 2日 | |
| Application note | Schematic Checklist - A Guide to Designing with Auto-Bidirectional Translators | PDF | HTML | 2024年 7月 12日 | |
| Application note | Understanding Transient Drive Strength vs. DC Drive Strength in Level-Shifters (Rev. A) | PDF | HTML | 2024年 7月 3日 | |
| Application brief | Enabling Modular PLC System Designs with Single-Supply Level Translation | PDF | HTML | 2024年 4月 16日 | |
| Application note | LV1T Family of single supply translators (Rev. B) | PDF | HTML | 2022年 12月 16日 | |
| Selection guide | Voltage Translation Buying Guide (Rev. A) | 2021年 4月 15日 | ||
| Application note | Voltage Translation Between 3.3-V, 2.5-V, 1.8-V, and 1.5-V Logic Standards (Rev. B) | 2015年 4月 30日 | ||
| Application note | Selecting the Right Level Translation Solution (Rev. A) | 2004年 6月 22日 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
開發板
5-8-LOGIC-EVM — 適用於 5 針腳至 8 針腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模組
靈活的 EVM 旨在支援任何針腳數為 5 至 8 支且採用 DCK、DCT、DCU、DRL 或 DBV 封裝的裝置。
使用指南: PDF
參考設計
TIDA-01555 — 彈性介面 (PRU-ICSS) 參考設計，適用於使用多個 ADC 的同步、同調的 DAQ
此參考設計展示了連接多個高電壓雙極輸入、8 通道、多工輸入 SAR ADC (6) 與 Sitara Arm 處理器的介面實作，以使用程式化即時單元 (PRU-ICSS) 擴充輸入通道數量。ADC 配置為在所有 ADC 中同時取樣相同通道。此設計透過每個線路週期取樣 640 個樣本，強調 PRU-ICSS 處理 1536ksps (每個取樣 = 16 位元) 資料率的能力。在 50Hz 週期中，同步對應 6 個 ADC 中每通道 32ksps (每週期 640 個取樣*50Hz*6 個 ADC*8 通道 = 1536 ksps)。此外，第二個 PRU 用於對資料進行後處理，以實現一致的取樣。
參考設計
TIDA-00554 — 具有 Bluetooth 連線且適用於可攜式化學分析的 DLP 超行動 NIR 光譜儀
The ultra-mobile near-infrared (NIR) spectrometer reference design utilizes Texas Instruments' DLP technology in conjunction with a single-element InGaAs detector to deliver high performance measurements in a portable form factor that is more affordable than architectures using an expensive InGaAs (...)
參考設計
TIDA-00580 — 通過車規認證的 16 位元旋轉相位差編碼器參考設計
在許多情況下，人們更喜歡在觸控式螢幕上使用旋鈕。 此解決方案減少與微控制器的必要連接，監控旋轉相位差編碼器的旋轉方向和距離。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| SOT-23 (DBV) | 5 | Ultra Librarian |
| SOT-SC70 (DCK) | 5 | Ultra Librarian |
訂購與品質
內含資訊：
- RoHS
- REACH
- 產品標記
- 鉛塗層/球物料
- MSL 等級/回焊峰值
- MTBF/FIT 估算值
- 材料內容
- 認證摘要
- 進行中持續性的可靠性監測
內含資訊：
- 晶圓廠位置
- 組裝地點